[实用新型]一种集成开关电源输出驱动电路

权利要求书

1.一种集成开关电源输出驱动电路，其特征在于：包括输出驱动单元、功率管前级驱动单元、稳定供电单元和电流抽取单元；输出驱动单元通过连线Vout、电源线VCC、连线QC与电流抽取单元连接；输出驱动单元通过连线Vout、电源线VCC、连线QC与功率管前级驱动单元连接；功率管前级驱动单元通过连线QD、连线QC、电源线VCC、连线Vout与电流抽取单元连接；稳定供电单元通过连线QB和QC与功率管前级驱动单元串联后连接电源线VCC，功率管前级驱动单元中QP3的集电极为稳定供电单元中QP4的发射极；稳定供电单元通过连线QA、连线QC、内部地线GND与电流抽取单元连接。

2.根据权利要求1所述的集成开关电源输出驱动电路，其特征在于：所述输出驱动单元由NPN型晶体管QN17、NPN型晶体管QN18、电阻R6、电阻R7和电阻R8组成；晶体管QN17的发射极和晶体管Q18的发射极相连通过串联电阻R7作为输出驱动端Vout，晶体管QN17的基极和晶体管QN18的基极相连接作为输出功率管QN18的驱动输入端QB，电阻R6跨接在晶体管QN17、晶体管QN18的基极和发射极之间，晶体管QN17的集电极通过电阻R8与芯片电源端VCC相连，晶体管QN18的集电极与芯片的电源端VCC直接相连；晶体管QN17的集电极作为检测电流的输出端Isensor。

3.根据权利要求1所述的集成开关电源输出驱动电路，其特征在于：所述功率管前级驱动单元包括NPN晶体管QN15、PNP晶体管QP3和电阻R4；晶体管QP3的集电极和晶体管QN15的基极相连接；晶体管QP3的基极经过电阻R4与芯片电源VCC相连，晶体管QP3的发射极直接与芯片的电源VCC相连；晶体管QN15的发射极直接与输出驱动端Vout端相连，晶体管QN15的集电极与电流抽取单元的QD端相连。

4.根据权利要求1所述的集成开关电源输出驱动电路，其特征在于：所述电流抽取单元包括NPN晶体管QN1、NPN晶体管QN2、NPN晶体管QN3、NPN晶体管QN4、NPN晶体管QN16、PNP晶体管QP1、PNP晶体管QP2和电阻R1、电阻R5；晶体管QN1的基极作为整体驱动电路的输入端Vin，晶体管QN1的发射极接芯片内部地GND，晶体管QN1的集电极与晶体管QN2和晶体管QN3的发射极相连，晶体管QN2的基极、晶体管QN3的基极、晶体管QN3的集电极与晶体管QN4的发射极相连，共同作为稳定供电单元的输入端QA，晶体管QN2的集电极与电阻R1的一端相连，电阻R1的另一端与晶体管QP1的集电极相连结，晶体管QP1的集电极与晶体管QP1的基极以及晶体管QP2的基极相连接，晶体管QP1和晶体管QP2的发射极直接与芯片的电源端VCC直接相连；晶体管QP2的集电极与晶体管QN16的基极以及电阻R5的一端相连，电阻R5的另一端与晶体管QN16的发射极相连同时与整个驱动电路的最终输出端Vout相连，晶体管QN16的集电极与晶体管QN18的基极QC相连。

5.根据权利要求1所述的集成开关电源输出驱动电路，其特征在于：所述稳定供电单元包括NPN晶体管QN5、QN6、QN7、QN8、QN9、QN10、QN11、QN12、QN13、QN14，PNP晶体管QP4，电阻R2、电阻R3；其中，晶体管QP4的发射极与开关电源输出驱动电路功率管的基极相连接，晶体管QP4的基极与晶体管QN6的集电极、晶体管QN10的集电极、晶体管QN7的集电极相连作为功率管前级驱动单元的输入QB，晶体管QP4的集电极与晶体管QN14的集电极、基极以及晶体管QN13的基极相连，晶体管QN13的集电极与晶体管QN12的发射极相连，晶体管QN12的基极与自身集电极相连同时与晶体管QN11的发射极相连，晶体管QN11的基极与自身的集电极相连同时与电阻R3的一端相连，电阻R3的另一端、晶体管QN7的基极、晶体管QN6的基极、晶体管QN5的基极、晶体管QN5的集电极与输入端QA串联，晶体管QN7的发射极与晶体管QN10的基极以及电阻R2的一端相连，电阻R2的另一端芯片内部地GND，晶体管QN10的发射极与晶体管QN9的集电极、晶体管QN9的基极以及晶体管QN8的基极相连，晶体管QN8的集电极与晶体管QN5的发射极、晶体管QN6的发射极相连，晶体管QN8的发射极、晶体管QN9的发射极、晶体管QN13的发射极、晶体管QN14的发射极与芯片内部地GND连接。