[实用新型]处理器系统

说明书

技术领域

本实用新型属于计算机技术，更具体地，涉及嵌入存储器控制方 法及其处理器系统。

背景技术

在处理器系统中，程序存储器用于保存应用程序代码(指令)， 还可以用于保存程序执行时用到的数据(例如操作数、查找表信息)。 对于大型的片上系统(SoC)，程序存储器可以采用外部的同步动态 随机存储器(SDRAM)，然后，通过高速缓冲(Cache)，以匹配高速 的处理器(CPU)与外部存储器之间的访问速度的差异。在小型的片 上芯片(SoC)中，由于成本限制未采用外部存储器。

在小型的SoC系统中，采用嵌入式存储器(例如，eFlash、OTP、 MTP)，然后，通过指令预取来匹配高速的处理器(CPU)与嵌入式 存储器之间的访问速度的差异，在硬件上只需要增加一组缓冲寄存器。

然而，尽管嵌入式存储器和缓冲寄存器相结合的方法可以降低芯 片成本，然而，该方法仅适用于处理器的工作频率与嵌入式存储器频 率相差不超过几倍的情况。如果处理器的频率太高，处理器可能不能 及时地从嵌入式存储器获取相应的指令和/操作数。结果，处理器经 常处于等待状态，导致系统效率降低。

实用新型内容

本实用新型的目的在于提供根据系统时钟频率选择存储器的访 问路径的处理器系统。

根据本实用新型的一方面，提供一种处理器系统，包括：第一选 择器，包括第一至第三端口；分别与第一选择器的第一至第三端口连 接嵌入式存储器、处理器和高速缓冲存储器，所述嵌入式存储器用于 存储应用程序代码，其中，所述第一选择器提供控制信号的路由功能， 使得第一端口与第二端口之间的第一信号路径、或者第一端口与第三 端口之间的第二信号路径连通。

优选地，所述第一选择器还包括第一选择端口，所述第一选择器 根据第一选择端口提供的第一选择信号，选择第一信号路径和第二信 号路径之一连通。

优选地，所述处理器提供所述第一选择信号，当处理器的频率小 于第一阈值时，所述第一选择信号使得第一信号路径连通，当处理器 的频率大于等于第一阈值时，所述第一选择信号使得第二信号路径连 通。

优选地，在第一信号路径连通时，所述嵌入式存储器工作于低功 耗模式，其中，处理器直接从嵌入式存储器读取数据，在第二信号路 径连通时，所述嵌入式存储器工作于高效访问模式，其中，在高速缓 冲存储器与嵌入式存储器之间进行数据缓存。

优选地，所述处理器获取的数据为指令和/或操作数。

优选地，所述处理器系统还包括：第二选择器，包括第四至第六 端口；程序存储器，用于存储应用程序代码；以及接口控制器，所述 接口控制器将所述程序存储器与所述第二选择器的第五端口相连接， 其中，所述嵌入式存储器和所述第一选择器分别连接至所述第二选择 器的第四端口和第六端口，所述第二选择器提供控制信号的路由功能， 使得第四端口与第六端口之间的第三信号路径、或者第五端口与第六 端口之间的第四信号路径连通。

优选地，所述程序存储器为SPIFLASH存储器，并且所述接口 控制器为SPI接口控制器。

优选地，所述第二选择器还包括第二选择端口，所述第二选择器 根据第二选择端口提供的第二选择信号，选择第三信号路径和第四信 号路径之一连通。

优选地，所述处理器提供所述第二选择信号由，当嵌入式存储器 的空间大于第二阈值时，所述第二选择信号使得第三信号路径连通； 当嵌入式存储器的空间小于第二阈值时，所述第二选择信号使得第四 信号路径连通。

优选地，当第三信号路径连通时，所述处理器系统处于正常工作 模式，其中在处理器与嵌入式存储器之间自动进行数据缓存，当第四 信号路径连通时，所述处理器系统处于程序扩展模式，其中在处理器 与程序存储器之间自动进行数据缓存。

优选地，所述处理器系统还包括：连接在处理器与接口控制器之 间的控制寄存器，所述控制寄存器提供附加的寄存器控制模式，其中， 处理器对程序存储器进行读、写和擦除操作中的至少一种操作。

优选地，接口控制器可编程复用。

优选地，所述处理器系统还包括：连接在处理器和嵌入式存储器 之间的嵌入式存储器控制寄存器；所述嵌入式存储器控制寄存器提供 附加的寄存器控制模式，其中，处理器对嵌入式存储器进行读、写和 擦除操作中的至少一种操作。