[实用新型]一种雷达回波控制系统

说明书

技术领域

本实用新型涉及一种控制系统，具体涉及到一种雷达回波控制系统。

背景技术

FPGA（Field－ProgrammableGateArray），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的。

ARM处理器的三大特点是：耗电少功能强、16位/32位双指令集和合作伙伴众多。还具有以下优点：1、体积小、低功耗、低成本、高性能；2、大量使用寄存器，指令执行速度更快；3、大多数数据操作都在寄存器中完成；4、寻址方式灵活简单，执行效率高；5、指令长度固定。

数字信号处理就是用数值计算的方式对信号进行加工的理论和技术，简称DSP，即数字信号处理器。数字信号处理的目的是对真实世界的连续模拟信号进行测量或滤波。因此在进行数字信号处理之前需要将信号从模拟域转换到数字域，这通常通过模数转换器实现；而数字信号处理的输出经常也要变换到模拟域，这是通过数模转换器实现的。

雷达通过探测波与回波的时间间隔来估计目标位置，通过探测特性解析目标特性，控制转发欺骗回波的波形延迟、幅度调整来控制假目标位置和形态，以此形成虚拟的飞行轨迹对，如果在对雷达回波的信号处理计算过程中，不能精确地控制回波延迟，将会被敌方雷达侦查到我方正确的目标位置。

实用新型内容

本实用新型的目的是提供一种雷达回波控制系统，达到干扰对方雷达的目的。

为达上述目的，本实用新型所采用的技术方案是：提供一种雷达回波控制系统，包括ARM处理器，用于控制时钟单元分别为数字储频单元、A/D转换器和D/A转换器提供运行时钟；数字储频单元，用于采集A/D转换器输出的中频数字雷达信号，并将输出结果传输给D/A转换器；数字信号处理器，根据GPS提供的定位信息和A/D转换器输出的雷达信号的参数，处理并将输出结果传输给数字储频单元；A/D转换器和D/A转换器分别连接有低通滤波器。

优选的，数字储频单元采用FIFO的方式对数字波形进行存储和读取。

优选的，数字储频单元和数字信号处理器的数字接口通过总线进行连接，模拟接口采用SMA-K接头与其他设备连接。

优选的，A/D转换器的采样率为1.25GSample/s或2.5GSample/s。

综上所述，本实用新型具有以下优点：

本实用新型通过A/D转换器将中频模拟雷达信号转换为中频数字雷达信号，以及数字信号处理器根据GPS提供的定位信息和A/D转换器输出的雷达信号的参数，处理后将结果传输给数字储频单元，经数字储频单元处理后，由D/A转换器转换为中频模拟雷达信号，以此形成虚拟的飞行轨迹，达到干扰对方雷达的目的。

附图说明

图1为本实用新型雷达回波控制系统的模块图。

具体实施方式

下面结合附图对本实用新型的具体实施方式做详细的说明。

本实用新型的一个实施例中，如图1所示，提供了一种雷达回波控制系统，包括ARM处理器，用于控制时钟单元分别为数字储频单元、A/D转换器和D/A转换器提供运行时钟；数字储频单元，用于采集A/D转换器输出的中频数字雷达信号，并将输出结果传输给D/A转换器；数字信号处理器，根据GPS提供的定位信息和A/D转换器输出的雷达信号的参数，处理并将输出结果传输给数字储频单元；A/D转换器和D/A转换器分别连接有低通滤波器。

本实用新型的优化实施例，数字储频单元采用FIFO的方式对数字波形进行存储和读取，数字储频单元和数字信号处理器的数字接口通过总线进行连接，模拟接口采用SMA-K接头与其他设备连接，A/D转换器的采样率为1.25GSample/s或2.5GSample/s。

系统首先接受雷达信号，低通滤波器用以过滤掉雷达信号中的高频信号，通过下变频器对过滤后的雷达信号的频率下变频至频率为中频的雷达信号，A/D转换器将中频雷达信号转换为中频数字雷达信号，数字储频单元用于采集A/D转换器输出的中频数字雷达信号，并将输出结果传输给D/A转换器，D/A转换器用于将中频数字雷达信号转换为中频模拟雷达信号，上变频器将中频模拟雷达信号调制到射频频段上。

系统需要根据自身定位信息和预设的虚拟机轨迹，计算多普勒频偏补偿量，

并且精确控制回波延迟，使用数字信号处理器来完成回波延迟、多普勒补偿量的计算，并将计算结果传输给数字储频单元。