[实用新型]运放对管失调扫描电路

说明书

技术领域

本实用新型涉及LED驱动电源电路，尤其是一种电源电路中的运放电路。

背景技术

在开关电源电路中，运放(运算放大器)往往是电路的核心部分，其精度 决定着系统的性能。所以在精度要求较高的场合下，往往需要对运放的误差进 行消除。

如图1所示为开关电源的整体控制环路。EA模块103为误差放大器，其作 用为放大反馈电压VFB和基准电压VREF1之间的误差。OSC模块(时钟振荡电路) 106通过逻辑模块101控制功率管的打开。PWM模块104通过比较误差放大器的 输出信号和电流采样信号，控制功率管的关断。ISENSE模块102为电流采样模 块。在芯片内部，基准电压VREF1往往通过烧写来保证输出的精度。运放模块 为了保证芯片的功耗，现在常常采用MOS管来实现。而在CMOS生产工艺中，由 于制造工艺的波动以及版图元器件之间的差异，普通面积的运放失调电压大概 有10mV左右。而为了降低其失调电压，就必须加大对管的面积，这样会增加芯 片的成本。况且失调电压的大小，会随着周围环境(比如温度)的变化而改变， 具有很强的不确定性。

现有的技术是通过差模反馈来降低失调电压。但在开关电源电路中，由于 开关频率较高，增加运放电路的直流反馈往往会降低运放的响应时间，导致输 出反应的迟缓，同时也会增加电路的功耗。

发明内容

针对现有技术中存在的不足，本实用新型提供一种运放对管失调扫描电路， 用来消除运放的误差。本实用新型采用的技术方案是：

一种运放对管失调扫描电路，包括一个逻辑控制电路和一个运放主体电路；

所述逻辑控制电路包括与门U1，D触发器D1、D2、D3、D4，锁存器S1；

与门U1的两个输入端分别接SCAN信号和时钟信号CLK，输出端接D触发器 D4的输入端，D触发器D4的Q端接D3的输入端，D触发器D3的Q端接D2的输 入端，D触发器D2的Q端接D1的输入端；D触发器D4、D3、D2、D1的各使能 端接使能控制信号EN；D触发器D4、D3、D2、D1的各Q端分别输出分频后的时 钟信号CLK4、CLK3、CLK2、CLK1；锁存器S1的输入端接SCAN信号，时钟输入 端接时钟信号CLK，使能端接使能控制信号EN，输出端输出SCAN_OVER信号；

所述运放主体电路包括：PMOS管MP1～MP16；NMOS管MN1～MN13；非门U2 和U3；非门U2的输入接SCAN_OVER信号，输出端为A节点接非门U3的输入端； 非门U3的输出端为B节点；

MP3的栅极作为运放的同相输入端，MP2的栅极作为运放的反相输入端； MP3～MP8的栅极连接在一起；MP3～MP7的源极连接在一起，并连接MP1的漏极 和MP2的源极；MP7的漏极接MP8的源极；MP4、MP5、MP6、MP8的漏极分别接 MN1、MN2、MN3、MN4的漏极；MP3的漏极、MN1、MN2、MN3、MN4的源极一起连 接MN7的漏极；MN1、MN2、MN3、MN4的各栅极分别接时钟信号CLK1、CLK2、CLK3、 CLK4；MP2的漏极接MN8的漏极；

MP1的栅极、MP11和MP12的栅极、MN5和MN6的栅极、MN7和MN8的栅极 分别接偏置电压VBP1、VBP2、VBN2、VBN1；

MP1、MP9、MP10的源极接电源VDD；MP9和MP10的栅极相接并连接MP12的 漏极；MP9和MP10的漏极分别接MP12和MP11的源极；MP12的漏极接MN5的漏 极，MN5的源极接MN7的漏极，MN7的源极接地；MP11的漏极接MP13和MP15的 源极以及MN9和MN11的漏极；MP13的漏极接MN9的源极，并连接MP14的源极 和MN10的漏极；MP15的漏极接MN11的源极，并连接MP16的源极和MN12的漏 极，并输出信号SCAN；MP15的漏极接MN13的漏极，MN13的源极接地；MN13的 栅极接信号SCAN_OVER；MP14的漏极、MN10的源极、MP16的漏极、MN12的源极 接MN16的漏极；MN16的源极接MN8的漏极；MN8的源极接地；

MP13、MP14、MN11、MN12的栅极分别接非门U2的输出端A节点；MN9、MN10、 MP5、MP16的栅极分别接非门U3的输出端B节点。