[发明专利]透明导电性薄膜及其制造方法

说明书

技术领域

本发明涉及在高分子薄膜基材上具有结晶质透明导电层的透明导电性 薄膜及其制造方法。

背景技术

在高分子薄膜基材上形成有ITO层(铟锡复合氧化物层)等透明导电层 的透明导电性薄膜被广泛用于触摸面板等。近年来，伴随面板的大画面化和 薄型化，对于ITO层，要求电阻率的进一步降低和薄膜化。

薄型ITO层中，为了确保与现有类型的ITO层同等的表面电阻值，需要 提高ITO层的结晶度，进一步降低电阻率值。结晶度高的ITO层缺乏柔软性， 因此一般来说具有薄型ITO层的透明导电性薄膜具有在制造时的输送工序、 触摸面板等的装配工序中起因于由弯曲造成的负荷而在ITO层的表面产生裂 纹的倾向。ITO层的表面产生裂纹时，电阻率显著上升，损害ITO层的特性。

例如，作为在高分子薄膜基材上形成有ITO层的透明导电性薄膜，提出 了ITO层的压缩残余应力为0.4～2GPa的透明导电性薄膜(专利文献1)。

现有技术文献

专利文献

专利文献1：日本特开2012-150779号公报

发明内容

发明要解决的问题

然而，专利文献1中，仅仅是以提高重载荷下的撞击点特性作为课题， 公开了赋予高压缩残余应力的方案，完全没有公开防止制造时产生裂纹之类 的课题。另外，专利文献1中公开的透明导电性薄膜的ITO层的电阻率非常高， 为6.0×10^-4Ω·cm。

本发明的目的在于提供具有透明导电层的电阻率低且厚度薄这样的性 状、并且耐裂纹性优异的透明导电性薄膜及其制造方法。

用于解决问题的方案

为了达成上述目的，本发明的透明导电性薄膜的特征在于，其为具有高 分子薄膜基材且在前述高分子薄膜基材的至少一个主表面上具有透明导电 层的透明导电性薄膜，前述透明导电层为包含铟锡复合氧化物的结晶质透明 导电层，前述透明导电层的残余应力为600MPa以下，前述透明导电层的电 阻率为1.1×10^-4Ω·cm～3.0×10^-4Ω·cm，前述透明导电层的厚度为15nm～40nm。

优选的是，前述透明导电层的电阻率为1.1×10^-4Ω·cm～2.2×10^-4Ω·cm。

优选的是，前述透明导电层是通过热处理使形成于前述高分子薄膜基材 上的非晶质透明导电层进行晶体转化而得到的，相对于前述非晶质透明导电 层，前述透明导电层的面内的最大尺寸变化率为-1.0～0％。

另外，优选的是，前述透明导电性薄膜为长条状，且被卷绕成卷状。

另外，优选的是，前述非晶质透明导电层在110～180℃、150分钟以下进 行晶体转化。

优选的是，前述透明导电层的由{氧化锡/(氧化铟+氧化锡)}×100(％) 表示的氧化锡的比率为0.5～15重量％。

另外，优选的是，前述透明导电层为自前述高分子薄膜基材侧起依次层 叠第一铟-锡复合氧化物层、第二铟-锡复合氧化物层而成的2层膜，前述第一 铟-锡复合氧化物层的氧化锡含量为6重量％～15重量％，前述第二铟-锡复合 氧化物层的氧化锡含量为0.5重量％～5.5重量％。

另外，优选的是，前述透明导电层为自前述高分子薄膜基材侧起依次层 叠第一铟-锡复合氧化物层、第二铟-锡复合氧化物层、第三铟-锡复合氧化物 层而成的3层膜，前述第一铟锡氧化物层的氧化锡的含量为0.5重量％～5.5重 量％，前述第二铟锡氧化物层的氧化锡的含量为6重量％～15重量％，前述第 三铟锡氧化物层的氧化锡的含量为0.5重量％～5.5重量％。

优选的是，在前述高分子薄膜基材的至少一个主表面上形成有利用湿式 成膜法形成的有机系电介质层，在前述有机系电介质层上形成有前述透明导 电层。

优选的是，在前述高分子薄膜基材的至少一个主表面上形成有利用真空 成膜法形成的无机系电介质层，在前述无机系电介质层上形成有前述透明导 电层。

优选的是，在前述高分子薄膜基材的至少一个主表面上依次形成有利用 湿式成膜法形成的有机系电介质层、利用真空成膜法形成的无机系电介质 层、前述透明导电层。