[发明专利]时钟相位对齐

权利要求书

1.一种禁能和使能时钟信号以恢复所述时钟信号之间的相对相位关系的方法，包括：

接收(102)参考时钟信号(27)；

将所述参考时钟信号除以(104)至少因子2以生成主时钟信号(25)；

在第一相位电路(26A)中根据所述参考时钟信号并且与所述主时钟信号同步地生成(106A)第一输出时钟信号；

在第二相位电路(26B)中根据所述参考时钟信号并且与所述主时钟信号同步地生成(106B)第二输出时钟信号，所述第二输出时钟信号与所述第一输出时钟信号具有预定相位关系；

禁能(108)所述第一相位电路和所述第二相位电路(26A，26B)中的一个或多个相位电路以抑制相应输出时钟信号的生成；以及

与所述主时钟信号(25)同步地使能(110)被禁能的相位电路(26A，26B)，使得在使能所述相位电路之后所述第一输出时钟信号和所述第二输出时钟信号之间的所述预定相位关系被恢复。

2.根据权利要求1所述的方法，其中与所述主时钟信号(25)同步地使能(110)被禁能的相位电路(26A，26B)包括仅在与所述相位电路相关联的输出时钟使能信号(34A，34B)生效以及预定数目的主时钟信号同步沿的接收的条件下使能所述相位电路。

3.根据权利要求2所述的方法，其中所述预定数目的主时钟信号同步沿是至少两个。

4.根据权利要求2所述的方法，其中确定预定数目的主时钟信号同步沿的所述接收包括利用所述主时钟信号(25)的所述同步沿来钟控包括对应数目的串联连接的存储元件(36A，38A；36B，38B)的链，其中在所述链的输出处提供所述相位电路使能信号(30A，30B)。

5.根据权利要求4所述的方法，其中所述相位电路仅在所述输出时钟使能信号(34A，34B)和在所述存储元件链的所述输出处的所述相位电路使能信号(30A，30B)两者都生效的情况下被使能。

6.根据权利要求1所述的方法，其中所述第一相位电路和所述第二相位电路(26A，26B)中的一个或多个相位电路还操作以划分所述参考时钟信号(27)的频率。

7.根据权利要求1至6中的任一项所述的方法，其中所述第一相位电路和所述第二相位电路(26A，26B)中的一个或多个相位电路还操作以输出具有多个预定相对相位关系中的一个预定相对相位关系的相应输出时钟信号。

8.根据权利要求7所述的方法，其中所述多个相位关系中的一个相位关系由输入到所述相位电路的相位选择来确定。

9.一种时钟生成器电路(18)，操作以选择性地禁能和使能时钟信号以恢复所述时钟信号之间的预定相对相位关系，所述时钟生成器电路包括：

操作以接收参考时钟信号(27)的输入；

操作以接收第一输出时钟使能信号和第二输出时钟使能信号(34A，34B)的输入；

主时钟生成器电路(24)，操作以通过将所述参考时钟信号(27)除以至少因子2来生成主时钟信号(25)；

第一相位电路(26A)，操作以与所述主时钟信号(25)同步地根据所述参考时钟信号(27)来生成第一输出时钟信号；

第二相位电路(26B)，操作以与所述主时钟信号(25)同步地根据所述参考时钟信号(27)来生成第二输出时钟信号，所述第二输出时钟信号与所述第一输出时钟信号具有预定相位关系；以及

与所述相位电路(26A，26B)中的每个相位电路相关联的同步电路(28A，28B)，每个同步电路操作以仅在与所述相位电路相关联的输出时钟使能信号(34A，34B)生效以及预定数目的主时钟信号同步沿的接收的条件下输出相位电路使能信号(30A，30B)；

从而当所述第一相位电路和所述第二相位电路(26A，26B)中的一个相位电路从禁能状态被使能时，相应输出时钟信号之间的所述预定相位关系被恢复。