[发明专利]碳化硅半导体装置及其制造方法

说明书

本发明的目的在于提供提高被覆多晶硅电极的层间绝缘膜的阶梯被覆性，提高绝缘耐压的碳化硅半导体装置及其制造方法。所述制造方法包括：在碳化硅基板上形成栅极绝缘膜的工序；在上述栅极绝缘膜上形成多晶硅膜的工序；将选自N、P、As、Sb、B、Al、Ar中的1种或2种以上掺杂剂以离子方式注入到上述多晶硅膜的工序；在上述多晶硅膜上选择性地形成掩模的工序；利用各向同性干式蚀刻除去上述多晶硅膜的露出部分，可以形成被多晶硅电极的与栅极绝缘膜接触的下表面和多晶硅电极的侧面所夹的下端部的倾斜角为60°以下的多晶硅电极。

技术领域

本发明涉及具有多晶硅电极的碳化硅半导体装置及其制造方法。

背景技术

碳化硅半导体装置有平面型MOSFET(Metal Oxide Semiconductor Field EffectTransistor：金属氧化物半导体场效应晶体管)、沟槽型MOSFET、IGBT(Insulated GateBipolar Transistor：绝缘栅双极型晶体管)、绝缘栅型晶闸管等种类，并在元件上部具备包括栅极绝缘膜、多晶硅电极、层间绝缘膜和铝布线的结构。在这些碳化硅半导体装置中，对于绝缘耐压、电流容量等的要求级别比以往显著提高，提高层间绝缘膜的耐压成为重要课题之一。

为了提高层间绝缘膜的耐压，需要进一步提高层间绝缘膜的阶梯被覆性。例如，使用等离子体CVD(Chemical Vapor Deposition：化学气相沉积)法形成层间绝缘膜时，如图5的(a)所示，使层间绝缘膜4沿着多晶硅电极3的边缘悬伸(overhang)，会形成V字型的凹陷N。如果在其上形成铝布线5，则如图的5(b)所示，在阶梯部形成锐角形状的铝被覆，所以因电场集中而导致绝缘耐压降低，不满足要求级别。

作为其对策，专利文献1中记载了在利用等离子体CVD法形成BPSG(Borophohosilicate Glass：硼磷硅玻璃)膜之后，在930℃进行20分钟回流处理，使阶梯部的被覆形状平缓的方法。

另一方面，专利文献2中记载了在将硅基板保持在50℃以上且100℃以下温度的同时进行化学干式蚀刻等各向同性干式蚀刻，以41°以上且65°以下的角度使多晶硅电极的侧面倾斜的方法。

现有技术文献

专利文献

专利文献1：日本专利第5181545号公报

专利文献2：日本特开2004-235247号公报

发明内容

技术问题

然而，使BPSG膜回流的方法因高温热处理而导致碳化硅与栅极绝缘膜界面劣化，因此不优选。提高工作台温度而进行各向同性干式蚀刻的方法虽然对于硅基板效果大，但对于碳化硅基板效果小。发明人在碳化硅基板上也研究了专利文献2中记载的干式蚀刻方法，但倾斜角68°为极限。

因此，本发明的目的在于提供改善被覆多晶硅电极的层间绝缘膜的阶梯被覆形状，提高绝缘耐压的碳化硅半导体装置及其制造方法。

技术方案

为了实现上述目的，本发明的碳化硅半导体装置的特征在于，具备：碳化硅基板；形成在上述碳化硅基板上的栅极绝缘膜；以及形成在上述栅极绝缘膜上的多晶硅电极，在上述多晶硅电极中含有选自N、P、As、Sb、B、Al、Ar中的1种或2种以上的掺杂剂，被上述多晶硅电极的与栅极绝缘膜接触的下表面和上述多晶硅电极的侧面所夹的下端部的第一倾斜角为60°以下。

根据上述发明，能够提供改善层间绝缘膜的阶梯被覆形状而绝缘耐压更高的碳化硅半导体装置。

在本发明的碳化硅半导体装置中，优选被上述多晶硅电极的上表面与上述多晶硅电极的侧面所夹的肩部所形成的第二倾斜角为100°以上的钝角，上述上表面对应于多晶硅电极的与栅极绝缘膜接触的面的背面侧。