[发明专利]具有L形栅极的分栅半导体器件有效
申请号: | 201580034763.0 | 申请日: | 2015-07-31 |
公开(公告)号: | CN106663698B | 公开(公告)日: | 2021-08-31 |
发明(设计)人: | 斯科特·贝尔;C·陈;薛磊;S·房;安吉拉·惠 | 申请(专利权)人: | 赛普拉斯半导体公司 |
主分类号: | H01L29/792 | 分类号: | H01L29/792 |
代理公司: | 北京安信方达知识产权代理有限公司 11262 | 代理人: | 张瑞;郑霞 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 具有 栅极 半导体器件 | ||
1.一种制造分栅半导体器件的方法,包括:
在衬底上形成介电层;
形成具有第一栅极导体和在所述第一栅极导体与所述介电层之间的栅极介电结构的栅极堆叠;
形成覆盖所述栅极堆叠的掩模层;
在所述栅极堆叠和所述掩模层的侧壁处形成栅极间介电结构,其中,所述栅极间介电结构形成为具有高于所述第一栅极导体的顶表面的高度;
形成与所述栅极间介电结构相邻且在所述介电层上的L形第二栅极导体,其中所述L形第二栅极导体由垂直部分和水平部分一体地形成,所述水平部分的与所述栅极间介电结构相反一侧的侧壁设置有间隔区;以及
去除所述掩模层;
其中,在相邻两个所述L形第二栅极导体的所述水平部分之间形成触点,并且所述触点与相邻两个所述L形第二栅极导体的所述间隔区均接触,使得填充所述L形第二栅极导体和所述触点之间的间隙的绝缘材料中不产生空隙。
2.根据权利要求1所述的方法,其中,形成所述L形第二栅极导体包括:
在所述栅极堆叠和所述栅极间介电结构上形成多晶硅层;
在所述多晶硅层上形成氧化物层;
选择性地蚀刻所述氧化物层以在所述多晶硅层的与所述栅极间介电结构相邻的部分上形成氧化物间隔区;以及
使用所述氧化物间隔区作为掩膜来蚀刻所述多晶硅层。
3.根据权利要求2所述的方法,还包括去除所述氧化物间隔区。
4.根据权利要求1所述的方法,其中,形成所述栅极介电结构包括形成氮化物和氧化物介电膜的两个或更多个交替层。
5.根据权利要求1所述的方法,其中,形成所述介电层包括形成氧化物层。
6.根据权利要求1所述的方法,其中,形成所述栅极间介电结构包括形成两个或更多个交替的氧化物和氮化物介电膜。
7.根据权利要求1所述的方法,还包括形成所述第一栅极导体作为分栅存储单元的存储栅极。
8.根据权利要求1所述的方法,还包括形成所述L形第二栅极导体作为分栅存储单元的选择栅极。
9.一种分栅半导体器件,包括:
衬底;
在所述衬底上的介电层;
栅极堆叠,所述栅极堆叠具有第一栅极导体和在所述第一栅极导体与所述介电层之间的栅极介电结构;
在所述栅极堆叠的侧壁处的栅极间介电结构,其中,所述栅极间介电结构具有高于所述第一栅极导体的顶表面的高度;
邻近所述栅极间介电结构且在所述介电层上的L形第二栅极导体,其中,所述L形第二栅极导体由垂直部分和水平部分一体地形成,所述垂直部分具有高于所述第一栅极导体的顶表面的顶表面;以及
第一间隔区,所述第一间隔区设置成邻近所述栅极间介电结构的暴露部分并且直接在所述第一栅极导体的所述顶表面上;
第二间隔区,所述第二间隔区设置于所述水平部分的与所述栅极间介电结构相反一侧的侧壁;
其中,在相邻两个所述L形第二栅极导体的所述水平部分之间形成触点,并且所述触点与相邻两个所述L形第二栅极导体的所述第二间隔区均接触,使得填充所述L形第二栅极导体和所述触点之间的间隙的绝缘材料中不产生空隙。
10.根据权利要求9所述的半导体器件,其中,所述栅极介电结构包括氮化物和氧化物介电膜的两个或更多个交替层。
11.根据权利要求9所述的半导体器件,其中,所述介电层包括氧化物层。
12.根据权利要求9所述的半导体器件,其中,所述栅极间介电结构包括氧化物和氮化物介电膜的两个或更多个交替层。
13.根据权利要求9所述的半导体器件,其中,所述第一栅极导体构成分栅存储单元的存储栅极。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于赛普拉斯半导体公司,未经赛普拉斯半导体公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201580034763.0/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类