[发明专利]将功率管理集成电路(PMIC)集成到处理器封装中

权利要求书

1.一种集成封装装置，包括：

基板；

耦合至所述基板的中介体；

处理器；

耦合至所述中介体的辅助电路，其中所述辅助电路是存储器或功率管理集成电路(PMIC)中的至少一者；

布置在所述中介体上且耦合至所述辅助电路的第一无源组件；

图案化盖，其中所述图案化盖包括具有介电材料的多层基板并且其中所述处理器和所述辅助电路电且机械耦合至所述图案化盖；以及

布置在所述图案化盖上且配置成电耦合至所述辅助电路的第二无源组件。

2.如权利要求1所述的装置，其特征在于，进一步包括热界面材料(TIM)，其布置在所述图案化盖上以及布置在所述处理器或所述辅助电路中的至少一者上以将所述处理器或所述辅助电路中的所述至少一者热耦合至所述图案化盖。

3.如权利要求1所述的装置，其特征在于，进一步包括耦合至所述基板的印刷电路板(PCB)。

4.如权利要求1所述的装置，其特征在于，进一步包括耦合在所述图案化盖与所述基板之间的至少两个互连元件。

5.如权利要求1所述的装置，其特征在于，所述第一无源组件使用至少一个穿板通孔(TSV)耦合至所述辅助电路。

6.如权利要求1所述的装置，其特征在于，进一步包括耦合至所述图案化盖的至少一个解耦电容器。

7.如权利要求1所述的装置，其特征在于，所述图案化盖的所述多层基板包括铜板，并且其中所述介电材料被图案化成具有通孔或互连中的至少一者以将所述处理器、所述辅助电路、或所述第一无源组件中的至少一者电耦合至所述图案化盖。

8.如权利要求7所述的装置，其特征在于，所述介电材料被图案化成具有通孔或互连中的所述至少一者以将所述处理器、所述辅助电路、或所述第一无源组件中的至少两者电耦合在一起。

9.一种制造集成电路(IC)封装的方法，所述方法包括：

提供基板；

提供耦合至所述基板的中介体；

提供处理器；

提供耦合至所述中介体的辅助电路，其中所述辅助电路是存储器或功率管理集成电路(PMIC)中的至少一者；

在所述中介体上布置第一无源组件；

将所述第一无源组件耦合至所述辅助电路；

提供图案化盖，所述图案化盖包括具有介电材料的多层基板；

将所述处理器和所述辅助电路电且机械耦合至所述图案化盖；

提供布置在所述图案化盖上的第二无源组件；以及

将所述第二无源组件电耦合至所述辅助电路。

10.如权利要求9所述的方法，其特征在于，进一步包括在所述图案化盖上以及在所述处理器或所述辅助电路中的至少一者上布置热界面材料(TIM)以将所述处理器或所述辅助电路中的所述至少一者热耦合至所述图案化盖。

11.如权利要求9所述的方法，其特征在于，进一步包括：

提供印刷电路板(PCB)；以及

将所述印刷电路板(PCB)耦合至所述基板。

12.如权利要求9所述的方法，其特征在于，在所述图案化盖与所述基板之间耦合至少两个互连元件。

13.如权利要求9所述的方法，其特征在于，进一步包括使用至少一个穿板通孔(TSV)将所述第一无源组件耦合至所述辅助电路。

14.如权利要求9所述的方法，其特征在于，进一步包括：

提供至少一个解耦电容器；以及

将所述至少一个解耦电容器耦合至所述图案化盖。