[发明专利]用于比较值的方法和设备

说明书

本发明的一个实例包含：使用存储于存储器阵列的耦合到感测线的若干个存储器单元的第一部分中的第一值的逻辑表示及存储于所述存储器阵列的耦合到所述感测线的所述若干个存储器单元的第二部分中的第二值的逻辑表示来在存储器中执行比较操作。所述比较操作将所述第一值与所述第二值进行比较，且方法可包含将所述比较操作的结果的逻辑表示存储于所述存储器阵列的耦合到所述感测线的所述若干个存储器单元的第三部分中。

技术领域

本发明一般来说涉及半导体存储器设备及方法，且更特定来说涉及与在存储器中执行比较操作有关的设备及方法。

背景技术

存储器装置通常经提供为计算机或其它电子系统中的内部半导体集成电路。存在包含易失性及非易失性存储器的许多不同类型的存储器。易失性存储器可需要电力来维持其数据(例如，主机数据、错误数据等)且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)及晶闸管随机存取存储器(TRAM)以及其它。非易失性存储器可通过在未被供电时保持所存储数据而提供持久数据且可包含NAND快闪存储器、NOR快闪存储器及电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)及磁阻式随机存取存储器(MRAM)，例如自旋力矩转移随机存取存储器(STT RAM)以及其它。

电子系统通常包含可检索及执行指令且将所执行指令的结果存储到适合位置的若干个处理资源(例如，一或多个处理器)。处理器可包括(举例来说)可执行指令以对数据(例如，一或多个操作数)执行例如AND、OR、NOT、NAND、NOR及XOR逻辑操作等逻辑操作的若干个功能单元(例如，在本文中称为功能单元电路(FUC))，例如算术逻辑单元(ALU)电路、浮动点单元(FPU)电路及/或组合逻辑块。

在将指令提供到功能单元电路以用于执行时可涉及电子系统中的若干个组件。可(例如)由例如控制器及/或主机处理器等处理资源产生所述指令。数据(例如，将对其执行指令以执行逻辑操作的操作数)可存储于可由FUC存取的存储器阵列中。可从存储器阵列检索指令及/或数据且在FUC开始对数据执行指令之前对指令及/或数据进行定序及/或缓冲。此外，由于可通过FUC在一或多个时钟循环中执行不同类型的操作，因此还可对操作及/或数据的中间结果进行定序及/或缓冲。

在许多实例中，处理资源(例如，处理器及/或相关联的FUC)可在存储器阵列外部，且可存取数据(例如，经由处理资源与存储器阵列之间的总线)以执行指令。可经由总线将数据从存储器阵列移动到在存储器阵列外部的寄存器。

发明内容

一方面，本申请涉及一种用于比较值的方法，其包括：使用存储于存储器阵列的耦合到一感测线的若干个存储器单元的第一部分中的第一值的逻辑表示及存储于所述存储器阵列的耦合到所述感测线的所述若干个存储器单元的第二部分中的第二值的逻辑表示来在存储器中执行第一多个逻辑操作；将所述第一多个逻辑操作的结果存储在所述存储器阵列的耦合到所述互补感测线的所述若干个存储器单元的第四部分中；使用所述第一多个逻辑操作的所述结果来在存储器中执行第二多个逻辑操作，其中所述第一多个逻辑操作和所述第二多个逻辑操作经执行以比较所述第一值与所述第二值；其中执行所述多个第二逻辑操作中的至少一者包括顺序地一次激活单个选择线；及将所述第二多个逻辑操作的结果的逻辑表示存储于所述存储器阵列的耦合到所述感测线的所述若干个存储器单元的第三部分中。