[发明专利]用于芯片到芯片通信的系统和方法

说明书

公开了用于芯片到芯片通信的系统和方法。在一示例性方面，芯片到芯片链路包括主设备，主设备具有数据发射机、时钟、时钟发射机、与时钟相关联的锁相环(PLL)以及接收机。芯片到芯片链路还包括从设备，从设备具有数据发射机、时钟接收机和数据接收机。值得注意的是，从设备缺少时钟或PLL。通过从从设备移除时钟，从设备不具有从PLL的功率消耗元件。此外，因为从设备不具有通常需要获取新频率并且稳定的时钟，主设备可以相对快速地改变频率以及跨许多频率(而非仅仅一个或两个预定义频率)来改变频率。

优先权要求

本申请要求于2014年7月18日提交且题为“SYSTEMS AND METHODS FOR CHIP TOCHIP COMMUNICATION(用于芯片到芯片通信的系统和方法)”的美国临时专利申请S/N.62/026,063的优先权，该申请通过援引全部纳入于此。

本申请还要求于2015年7月16日提交且题为“SYSTEMS AND METHODS FOR CHIP TOCHIP COMMUNICATION(用于芯片到芯片通信的系统和方法)”的美国专利申请序列号14/801,310的优先权，该美国专利申请通过引用全部纳入于此。

背景

I.公开领域

本公开的技术一般涉及集成电路(IC)并且尤其涉及两个IC之间的通信。

II.背景

计算设备在当代社会是盛行的。此类计算设备受益于藉由日益复杂的集成电路(IC)而实现的日益增加的大量功能性。此类IC可以位于印刷电路板(PCB)上并且通过非瞬态导电元件(例如，物理迹线)来互连。根据预定义协议，信号在这些物理迹线上被路由。增加的功能性增加了此类信号中包括的数据量，从而需要更快的时钟速度和更多的导电元件来容适增加的数据。

在许多实例中，用于封装数据的协议(诸如外围组件互连(PCI))由相异商业兴趣联盟创建。创建协议中所涉及的各个实体通过一系列折衷和工程现实来达成最终发布协议。具有共同协议的益处是根据协议使得设备的容易可用的互通性。此类互通性给予设备制造商在选择可以从其购买组件的厂商方面的灵活性。具有共同协议的缺点是该协议常常被过度设计以解决“最差情形”的场景。此类过度设计导致过度使用IC内的面积以及额外的功耗。另一个缺点是该协议可能无法快速地对不断改变的现实作出反应。即，新技术或旧技术的非预期组合可能与协议较差地交互。

此类较差交互的一个示例是当在芯片到芯片总线上的时钟速度增加时，消耗越来越多的功率。此外，随着时钟速度增加，随着时钟信号上升和下降的转变被缩短(即，转变发生得更快)，这对计算设备内的其他组件造成越来越多的电磁干扰(EMI)。而且，此类电磁发射可能影响计算设备能够成为联邦通信委员会(FCC)的发射标准的期望处理的能力。因而，期望一种改善芯片间信令的方式。

公开概述

详细描述中公开的各方面包括用于芯片到芯片通信的系统和方法。在一示例性方面，芯片到芯片链路包括主设备，主设备具有数据发射机、时钟、时钟发射机、与时钟相关联的锁相环(PLL)以及接收机。芯片到芯片链路还包括从设备，从设备具有数据发射机、时钟接收机和数据接收机。值得注意的是，从设备缺少时钟或PLL。通过从从设备移除时钟，从设备不具有从PLL的功率消耗元件。此外，因为从设备不具有通常需要获取新频率并且稳定的时钟，主设备可以相对快速地改变频率以及跨许多频率(而非仅仅一个或两个预定义频率)来改变频率。频率移位允许芯片到芯片链路缓解可变的电磁干扰(EMI)攻击，以及帮助阻止芯片到芯片链路成为可变EMI的受害者。