[发明专利]碳化硅半导体器件和用于制造碳化硅半导体器件的方法

说明书

一种碳化硅外延层(120)，包括：第一杂质区(61)，其具有第一导电类型；第二杂质区(62)，其被设置为与所述第一杂质区(61)接触并且具有与所述第一导电类型不同的第二导电类型；以及第三杂质区(63)，其和所述第一杂质区(61)由所述第二杂质区(62)分开并且具有所述第一导电类型。栅极绝缘膜(57)与所述第一杂质区(61)、所述第二杂质区(62)和所述第三杂质区(63)接触。沟槽部(20)形成在所述第一杂质区(61)的表面(161)中，所述表面(161)与所述栅极绝缘膜(57)接触，所述沟槽部(20)在沿所述表面(161)的方向上延伸，所述沟槽部(20)在所述一个方向上的宽度为所述沟槽部(20)在垂直于所述一个方向的方向上的宽度的两倍或者两倍以上，所述沟槽部(20)距所述表面(161)的最大深度不超过10nm。

技术领域

本公开涉及一种碳化硅半导体器件以及用于制造该碳化硅半导体器件的方法。

背景技术

日本专利公开No.2013-34007(专利文献1)公开了一种碳化硅外延晶圆，其特征在于，不存在短台阶聚束。

引用列表

专利文献

PTD 1：日本专利公开No.2013-34007

发明内容

根据本公开的一个实施例的碳化硅半导体器件包括碳化硅外延层和栅极绝缘膜。碳化硅外延层包括第一杂质区、第二杂质区和第三杂质区，第一杂质区具有第一导电类型，第二杂质区被设置为与第一杂质区接触，第二杂质区具有与第一导电类型不同的第二导电类型，第三杂质区和第一杂质区由第二杂质区分开，第三杂质区具有第一导电类型。栅极绝缘膜与第一杂质区、第二杂质区和第三杂质区接触。在第一杂质区的表面中形成有沟槽部，表面与栅极绝缘膜接触，沟槽部在沿表面的方向上延伸，沟槽部在该一个方向上的宽度为沟槽部在垂直于该一个方向的方向上的宽度的两倍或者两倍以上，沟槽部距表面的最大深度不超过10nm。

用于制造根据本公开的一个实施例的碳化硅半导体器件的方法包括以下步骤。制备碳化硅外延层，该碳化硅外延层包括第一杂质区、第二杂质区和第三杂质区，第一杂质区具有第一导电类型，第二杂质区被设置在第一杂质区上，第二杂质区具有与第一导电类型不同的第二导电类型，第三杂质区和第一杂质区由第二杂质区分开，第三杂质区具有第一导电类型。栅极绝缘膜形成为与第一杂质区、第二杂质区和第三杂质区接触。沟槽部形成在第一杂质区的表面中，表面与栅极绝缘膜接触，沟槽部在沿表面的方向上延伸，沟槽部在该一个方向上的宽度为沟槽部在垂直于该一个方向的方向上的宽度的两倍或者两倍以上，沟槽部距表面的最大深度不超过10nm。

附图说明

图1是示出了根据本实施例的碳化硅半导体器件的结构的示意截面图。

图2是图1中的区II的放大视图。

图3是示出了包括在根据本实施例的碳化硅半导体器件中的外延晶圆的一部分的示意截面图。

图4是示出了包括在根据本实施例的碳化硅半导体器件中的外延晶圆的一部分的示意平面图。

图5是示出了包括在根据本实施例的碳化硅半导体器件中的外延晶圆的一部分的示意平面图。

图6是示意地示出了根据本实施例的用于制造碳化硅半导体器件的方法的流程图。

图7是示意地示出了根据本实施例的碳化硅外延层制备步骤的流程图。

图8是示出了外延生长装置的配置的示意侧视图。

图9是示出了沿图8中的线段IX-IX截取的横截面的示意截面图。

图10是示出了根据本实施例的用于制造碳化硅半导体器件的方法的第一步骤的示意截面图。