[发明专利]半导体元件和晶体层叠结构体

说明书

提供能抑制沟道层的高电阻化的半导体元件和能用于该元件制造的晶体层叠结构体。作为一实施方式，提供一种Ga₂O₃系半导体元件(10)，其具有：包括包含受主杂质的β‑Ga₂O₃系单晶的高电阻基板(11)；高电阻基板(11)上的包括β‑Ga₂O₃系单晶的缓冲层(12)；以及缓冲层(12)上的包括包含施主杂质的β‑Ga₂O₃系单晶的沟道层(13)。

技术领域

本发明涉及半导体元件和晶体层叠结构体。

背景技术

作为以往的半导体元件，已知在包含受主杂质的高电阻的Ga₂O₃系基板上形成有包含施主杂质的沟道层的MESFET(Metal Semiconductor Field Effect Transistor：金属半导体场效应晶体管)(例如，参照专利文献1)。

现有技术文献

专利文献

专利文献1：国际公开第2013/069729号

发明内容

发明要解决的问题

然而，在专利文献1公开的MESFET中，从高电阻Ga₂O₃基板向沟道层扩散受主杂质，由于载体补偿而沟道层有可能高电阻化。

由此，本发明的目的在于提供能抑制沟道层的高电阻化的半导体元件和能用于该元件制造的晶体层叠结构体。

用于解决问题的方案

为了实现上述目的，本发明的一方式提供以下的[1]～[6]的半导体元件。

[1]一种半导体元件，具有：包括包含受主杂质的β-Ga₂O₃系单晶的高电阻基板；上述高电阻基板上的包括β-Ga₂O₃系单晶的缓冲层；以及上述缓冲层上的包括包含施主杂质的β-Ga₂O₃系单晶的沟道层。

[2]根据上述[1]所述的半导体元件，上述缓冲层和上述沟道层包含从上述高电阻基板扩散的上述受主杂质，上述沟道层的上述受主杂质的浓度比上述缓冲层的上述受主杂质的浓度低，上述沟道层的上述施主杂质的浓度比上述沟道层的上述受主杂质的浓度高。

[3]根据上述[1]所述的半导体元件，上述缓冲层的上述高电阻基板侧的下层包含从上述高电阻基板扩散的上述受主杂质，上述缓冲层的上述沟道层侧的上层和上述沟道层不包含从上述高电阻基板扩散的上述受主杂质。

[4]根据上述[1]～[3]中的任一项所述的半导体元件，上述高电阻基板的主面的面方位为(001)。

[5]根据上述[1]～[3]中的任一项所述的半导体元件，上述受主杂质包含Fe、Be、Mg以及Zn中的至少1种。

[6]根据上述[1]～[3]中的任一项所述的半导体元件，是MESFET或MISFET。

另外，为了实现上述目的，本发明的其它方式提供以下的[7]～[11]的晶体层叠结构体。