[发明专利]用于晶体振荡器电路的低相位噪声技术

说明书

在用于与晶体振荡器一起使用的低相位噪声技术的各方面，偏置控制电路对第一晶体管的栅极设置吸收或源出与所感测的共模信号相对应的电流量所需要的偏置电压。使用耦合在晶体振荡器的两个端口上的共模感测电路来感测所感测的共模信号，并且由电流源提供电流。偏置电压由偏置控制器设置，偏置控制器使用耦合至共模感测电路和第一晶体管的第二晶体管。

相关申请的交叉引用

本申请要求于2014年9月5日提交的美国临时专利申请序列号62/046,774的优先权，其公开内容通过引用并入本文。

背景技术

晶体振荡器是现代计算装置的主力，提供用于导出设置计算装置的性能极限的时钟、音调和波形的稳定参考。例如，晶体振荡器可以用于导出专用集成电路(ASIC)的系统时钟，并且ASIC的性能可以取决于振荡器的稳定性和从其导出的系统时钟。因此，ASIC可以包含针对晶体振荡器中的损耗和由于将晶体振荡器耦合至ASIC而产生的损耗进行补偿的电路。

与晶体振荡器耦合的片上电路、现场可编程门阵列(FPGA)、处理器或ASIC可以包括补偿和控制电路，诸如感测电路和偏置控制电路，其被设计为针对连接在晶体振荡器的两个端口上的晶体管设置偏置电压。感测电路感测晶体振荡器的两个端口上的共模信号，并且偏置控制电路针对晶体管设置偏置电压以补偿损耗。通常，偏置控制电路包括在一个输入上使用由电压基准发生器提供的电压来驱动的运算放大器(op-amp)。然而，op-amp和电压基准发生器引入噪声，并且可能不适合与一些协议和标准一起使用。例如，IEEE802.11ac需要也许利用可用op-amp和电压基准发生器不能实现的相位噪声性能。

发明内容

该发明内容介绍了利用用于与晶体振荡器一起使用的偏置控制电路来实现的低相位噪声技术的构思，并且该构思在下面的详细说明中进一步描述和/或在附图中进一步示出。因此，该发明内容既不应当被视为描述本质特征，也不应当用于限制所要求保护的主题的范围。

在一方面，可以实现一种用以控制晶体振荡器的电子电路。共模感测电路耦合至晶体振荡器的两个端口，并且可以感测两个端口上的共模信号。第一晶体管也耦合至晶体振荡器的两个端口。偏置控制器被实现为基于所感测的共模信号来对第一晶体管的栅极设置偏置电压。偏置控制器包括第二晶体管，第二晶体管的栅极耦合至共模感测电路，并且第二晶体管的源极电阻性地耦合至第一晶体管的栅极。

描述了一种用于控制晶体振荡器的方法，该方法包括将共模感测电路耦合至晶体振荡器的两个端口。该方法包括感测晶体振荡器的两个端口上的共模信号。该方法还包括将第一晶体管耦合至晶体振荡器的两个端口，将偏置控制器中的第二晶体管的栅极耦合至共模感测电路，并且将偏置控制器中的第二晶体管的源极耦合至第一晶体管的栅极。基于所感测的共模信号通过偏置控制器来对第一晶体管的栅极设置偏置电压。

描述了一种包括晶体振荡器的系统。该系统还包括耦合至晶体振荡器的两个端口并且被实现为感测两个端口上的共模信号的共模感测电路。该系统还包括耦合至晶体振荡器的两个端口的第一晶体管，并且包括偏置控制器。偏置控制器包括第二晶体管，第二晶体管的栅极耦合至共模感测电路，第二晶体管的源极耦合至第一晶体管的栅极，并且偏置控制器被实现为基于所感测的共模信号来对第一晶体管的栅极设置偏置电压。

以上是发明内容，并且因此必然包含细节的简化、概括和省略；因此，本领域技术人员将理解，发明内容仅是说明性的，而不旨在以任何方式进行限制。仅由权利要求限定的本文中所描述的装置和/或处理的其它的方面、发明特征和优点将在本文中所阐述的附图和非限制性详细说明中变得显而易见。

附图说明

参考以下附图描述利用用于与晶体振荡器一起使用的偏置控制电路来实现的低相位噪声技术的细节。可以始终使用相同的附图标记来指代附图中所示的相似的特征和部件，在附图中：