[发明专利]用于系统级ECC兼容性的ECC字配置

说明书

在一些示例中，存储器设备包括被配置为存储被组织成多个ECC字的页的数据的存储器阵列。存储器设备还对于与一页相关联的每个ECC字包括至少一个输入/输出盘，使得可以由存储器设备对与一页相关联的ECC字中的每一个执行第一级错误校正，并且可以在特定时间段期间对由每个输入/输出盘输出的数据执行第二级错误校正。存储器设备的所述一个或多个输入/输出盘中的每一个可以被配置为在从外部源存取期间仅将数据中的每ECC字一位提供给外部源。

相关申请

本申请要求于2014年9月25日提交的标题为“ECC Word Configuration forSystem-Level ECC Compatibility”的美国专利申请序列号14/496,964的优先权的权益，该申请的全部公开内容通过引用完整地并入本文。

背景技术

典型地，存储器设备在存取操作期间经历一定水平的固有随机错误。这些错误是所预期的并且在操作期间可以被校正。但是，如果错误率足够低，则典型的校正电路能够进行补偿，从而导致存储器设备的无错误操作。不幸的是，在一些类型的存储器设备(诸如磁存储器或磁随机存取存储器(MRAM))中，在存取操作期间引入的固有随机错误率可能比在其它类型的存储器设备(诸如动态随机存取存储器(DRAM))中高。除了存储器设备中的错误校正之外，系统级错误校正也是所期望的。

附图说明

参考附图描述具体实施方式。在图中，参考标号最左侧的一个或多个数字指示首次出现该标号的图。在不同图中使用相同的参考标号指示相似或相同的组件或特征。

图1示出了包括根据一些实现方式的示例存储器设备的示例框架。

图2示出了包括根据一些实现方式的另一种示例存储器设备的示例框架。

图3示出了包括根据一些实现方式的另一种示例存储器设备的示例框架。

图4示出了包括根据一些实现方式的另一种示例存储器设备的示例框架。

图5示出了包括被配置为在第一时间段期间对数据输出进行时分复用的示例存储器设备的示例框架。

图6示出了包括被配置为在第二时间段期间对数据输出进行时分复用的示例存储器设备的示例框架。

图7示出了包括被配置为在第三时间段期间对数据输出进行时分复用的示例存储器设备的示例框架。

图8示出了包括根据一些实现方式的示例存储器设备的示例框架。

图9示出了包括根据一些实现方式的示例存储器设备的示例框架。

图10示出了包括根据一些实现方式的示例存储器设备的示例框架。

图11示出了与根据一些实现方式的存储器设备相关联的示例时序图。

图12示出了示出根据一些实现方式的说明性过程的示例流程图。

图13示出了示出根据一些实现方式的说明性过程的示例流程图。

图14示出了示出根据一些实现方式的说明性过程的示例流程图。

具体实施方式

本公开包括用于提高存储器设备的灵活性和兼容性的技术和实现方式。例如，在一些实现方式中，存储器设备可以包括如图1所示的校正电路系统。在一些实现方式中，校正电路系统可以被配置为执行第一级(或设备级)错误校正。结合存储器设备的电子设备还可以包括被配置为执行第二级(或系统级)错误校正的校正电路系统。为了提供具有这两种校正级别的电子设备，由存储器设备执行的第一级校正可以被配置为与由电子设备执行的第二级校正正交。