[发明专利]利用微译码定序器的模/数转换

权利要求书

1.一种微控制器，所述微控制器包括用于使用微译码定序器进行模/数转换的设备，所述微控制器进一步包括：

中央处理单元和程序存储器；

其中所述用于使用微译码定序器进行模/数转换的设备包括：

用于模/数转换的构件；

微译码定序器，其耦合到所述模/数转换构件且控制所述模/数转换构件；

微译码数学后处理器定序器，其耦合到所述模/数转换构件的输出以接收经转换的数据，且进一步经配置以处理所述经转换的数据且将结果提供至所述中央处理单元；及

存储器，其耦合到所述微译码定序器和所述微译码数学后处理器定序器，所述微译码数学后处理器定序器经配置以对从所述模/数转换构件接收的数据进行算术处理，其中所述存储器存储用于指令所述微译码定序器如何控制所述模/数转换构件以及如何控制用于处理所述用于模/数转换的构件产生的数据的所述微译码数学后处理器定序器的微译码字。

2.根据权利要求1所述的微控制器，其中所述模/数转换构件是模/数转换器。

3.根据权利要求1所述的微控制器，其中所述模/数转换构件是充电时间测量单元。

4.根据权利要求1所述的微控制器，其进一步包括具有耦合到所述模/数转换构件的输入的输出且受所述微译码定序器控制的模拟多路复用器，其中所述模拟多路复用器选择其输入，所述输入由指令所述微译码定序器的所述微译码字确定。

5.根据权利要求1所述的微控制器，其进一步包括耦合到所述存储器且用于为所述微译码定序器和所述微译码数学后处理器定序器选择微译码字的地址解码器。

6.根据权利要求1所述的微控制器，其中所述中央处理单元具有低功率睡眠模式，其中当所述中央处理单元处于所述低功率睡眠模式中时所述微译码定序器、微译码数学后处理器定序器、模/数转换构件及存储器起作用。

7.根据权利要求1所述的微控制器，其中所述微译码字中的每一者包括数据部分及数学后处理器部分。

8.根据权利要求1所述的微控制器，其中第一多个微译码字控制所述微译码定序器且第二多个微译码字控制所述微译码数学后处理器定序器。

9.根据权利要求8所述的微控制器，其中所述第一多个微译码字和所述第二多个微译码字由地址解码器选择以大体上同时指令所述微译码数学后处理器定序器和所述微译码定序器。

10.根据权利要求1所述的微控制器，其中第一多个微译码字控制第一步骤序列且第二多个微译码字控制第二步骤序列。

11.根据权利要求10所述的微控制器，其中所述第一多个微译码字和所述第二多个微译码字由地址解码器选择以大体上同时指令所述微译码数学后处理器定序器和所述微译码定序器。

12.根据权利要求1所述的微控制器，其中所述微译码字包括选自由以下各项组成的群组的若干部分：循环控制、数学计算控制、模/数转换控制、充电时间测量单元控制及外部节点连接控制。

13.根据权利要求1所述的微控制器，其中所述微译码字包括选自由以下各项组成的群组的若干部分：序列结束、阈值控制、模/数转换锁存器时钟、累加器锁存器时钟、记录控制及累加器控制。

14.根据权利要求1-13中任一权利要求所述的微控制器，其中所述微译码定序器由状态机形成，所述状态机受可编程指令字控制，其中所述状态机执行所述模/数转换器核心的控制功能且可操作以至少配置所述微控制器的外部引脚，起始取样及转换，将结果存储于存储器中，且执行循环操作。