[发明专利]单晶的制造方法及硅晶片的制造方法

说明书

本发明的单晶的制造方法，该方法进行：直体部形成工序，其通过使籽晶与以单晶的电阻率达到0.9mΩ·cm以下的方式向硅熔体中添加红磷的掺杂剂添加熔体接触后提拉所述籽晶，从而形成单晶的直体部；及切割分离工序，在所述直体部的上端的温度为590℃以上的状态下，将单晶从掺杂剂添加熔体切割分离。

技术领域

本发明涉及一种添加有红磷的低电阻率的单晶的制造方法、硅晶片的制造方法以及外延硅晶片的制造方法。

背景技术

例如，对于功率MOS晶体管用的外延硅晶片而言，要求该硅晶片具有极其低的基板电阻率。为了充分降低硅晶片的基板电阻率，已知有如下技术：在作为硅晶片的原材料的单晶锭(以下称为单晶)的提拉工序中(即，培育硅晶体时)，向熔融硅中掺杂砷(As)、锑(Sb)作为电阻率调节用的n型掺杂剂的技术。但是，由于这些掺杂剂非常容易蒸发，因此难以充分地提高硅晶体中的掺杂剂浓度，难以制造具有所需求的低电阻率的硅晶片。

因而，目前已使用高浓度地掺杂磷(P)来作为具有比砷(As)、锑(Sb)相对较低的挥发性的性质的n型掺杂剂且基板电阻率非常低的硅晶片。

另一方面，外延硅晶片在高温下进行外延生长，因此存在如下问题：在单晶的培育阶段中形成在晶体内的氧析出物(BMD)、氧析出核等因高温热处理而消失，从而吸杂能力降低。

针对吸杂不足的措施，已知有在外延生长处理前进行多晶硅背封(PBS)法的技术。所谓多晶硅背封法是在硅晶片的背面形成多晶硅膜并利用在多晶硅膜与硅晶片的界面等中形成的应变场、晶格失配的EG法(External Gettering)的一例。

然而，发现将多晶硅膜形成于硅晶片的背面时会产生如下不良情况：外延膜中产生大量的堆垛层错(stacking fault，以下称为SF)，该SF以高低差的形式出现在硅晶片的表面，导致硅晶片的表面的LPD(Light Point Defect：光点缺陷)水平明显恶化。

因而，为了抑制这种不良情况而进行了研究(例如，参考专利文献1)。

该专利文献1中公开了通过在硅晶片的背面以不到600℃的温度形成多晶硅膜，能够有效地抑制SF的产生。

以往技术文献

专利文献

专利文献1：日本专利公开2011-9613号公报

发明内容

发明要解决的技术课题

然而，近年来，产生了基板电阻率为0.9mΩ·cm以下的n型硅晶片的需求。为了应对这样的需求，在培育单晶时高浓度地掺杂有红磷的硅晶片上形成有外延膜的外延硅晶片是必需的。

因而，考虑在制造这种外延硅晶片时，应用如专利文献1记载的方法。

然而，如上所述，在基板电阻率非常低的情况下存在如下问题：即使应用专利文献1所记载的方法，也无法抑制SF的产生，从而无法制造高品质的外延硅晶片。

本发明的目的在于，提供一种能够获得电阻率低且抑制了由SF引起的LPD产生的外延硅晶片的单晶的制造方法、硅晶片的制造方法及外延硅晶片的制造方法。

用于解决技术课题的手段

本发明人重复进行了深入研究，结果得到了如下见解。

如专利文献1所记载的那样，观察结果显示，外延生长后产生的SF在形成有多晶硅膜的基板中是以外延生长前(预烘焙后)存在于硅晶片表面上的微小凹坑(微小凹部)为起点而产生的。

即使对高浓度地添加有作为凹坑p型掺杂剂的硼(B)的硅晶片实施预烘焙处理也观察不到该微小凹坑，因此，可以认为极有可能与高浓度地掺杂在硅晶片的晶体内的磷有关。