[发明专利]半导体集成电路装置的制造方法及半导体集成电路装置

权利要求书

1.一种半导体集成电路装置的制造方法，所述半导体集成电路装置包括：

存储器电路区域，在所述存储器电路区域形成有存储器单元，在所述存储器单元中，在具有第一选择栅极的第一选择栅构造体与具有第二选择栅极的第二选择栅构造体之间夹着侧壁隔片配置有存储器栅构造体；

周边电路区域，在所述周边电路区域形成有周边电路的逻辑栅构造体，

所述半导体集成电路装置的制造方法的特征在于，包括：

侧壁隔片形成工序，在所述存储器电路区域形成依次层叠有下部栅绝缘膜、电荷存储层、上部栅绝缘膜及存储器栅极的所述存储器栅构造体后，以覆盖所述存储器栅构造体的方式形成所述侧壁隔片；

导电层形成工序，在形成有所述存储器栅构造体的所述存储器电路区域和所述周边电路区域形成栅绝缘膜后，在所述栅绝缘膜上形成N型导电层或P型导电层；

电极阻断部形成工序，在所述周边电路区域形成与所述导电层呈相反导电型的相反导电层，且将至少具有与所述导电层呈相反导电型的相反导电型电极阻断层或者本征半导体层的选择栅极阻断部夹着所述侧壁隔片沿所述存储器栅极的一部分侧壁形成；及

栅极形成工序，利用通过光掩膜被图案化的抗蚀剂，对所述周边电路区域和所述存储器电路区域的各所述导电层和所述相反导电层进行回蚀，由此在所述周边电路区域中，在所述栅绝缘膜上通过所述抗蚀剂使所述导电层和所述相反导电层残留，形成所述逻辑栅构造体的逻辑栅极，在所述存储器电路区域中，形成夹着所述侧壁隔片沿所述存储器栅极的一侧壁以侧壁形状残留的第一选择栅极和夹着所述侧壁隔片沿所述存储器栅极的另一侧壁以侧壁形状残留的第二选择栅极，其中，

所述第一选择栅极和所述第二选择栅极通过所述选择栅极阻断部在所述第一选择栅极与所述第二选择栅极之间形成PIN接合结构、NIN接合结构、PIP接合结构、NPN接合结构或PNP接合结构而被电隔离。

2.根据权利要求1所述的半导体集成电路装置的制造方法，其特征在于，

在所述侧壁隔片形成工序之前，包括：

第一光掩膜加工工序，在所述第一光掩膜加工工序中，通过利用所述存储器电路区域加工专用的第一光掩膜被图案化的抗蚀剂，向所述存储器电路区域的所述存储器栅构造体的形成预定区域注入杂质，在与所述存储器栅构造体相对的基板表面形成沟道形成层，

所述侧壁隔片形成工序包括：

第二光掩膜加工工序，在所述第二光掩膜加工工序中，在所述上部栅绝缘膜的整个表面形成存储器栅极用导电层后，通过利用所述存储器电路区域加工专用的第二光掩膜被图案化的抗蚀剂，对所述存储器栅极用导电层进行图案化处理，由此形成所述存储器栅极，

为了形成所述存储器电路区域的所述存储器单元而利用专用的光掩膜的专用光掩膜工序为所述第一光掩膜加工工序和所述第二光掩膜加工工序的共计两个工序。

3.根据权利要求2所述的半导体集成电路装置的制造方法，其特征在于，

所述侧壁隔片形成工序在所述第二光掩膜加工工序之后包括第三光掩膜加工工序，

在所述第三光掩膜加工工序中，通过利用所述存储器电路区域加工专用的第三光掩膜被图案化的抗蚀剂，向所述存储器电路区域的所述第一选择栅极和所述第二选择栅极的各形成预定区域注入杂质，在与所述第一选择栅极和所述第二选择栅极相对的基板表面形成沟道形成层，

为了形成所述存储器电路区域的所述存储器单元而利用专用的光掩膜的专用光掩膜工序为所述第一光掩膜加工工序、所述第二光掩膜加工工序及所述第三光掩膜加工工序的共计三个工序。

4.根据权利要求1至3中任一项所述的半导体集成电路装置的制造方法，其特征在于，

所述栅极形成工序中被形成的所述第一选择栅极与第一选择栅线连接，

所述栅极形成工序中被形成的所述第二选择栅极与不同于所述第一选择栅线的另一第二选择栅线连接，

所述存储器栅极与存储器栅线连接。

5.一种半导体集成电路装置，其特征在于，包括：

存储器电路区域，形成有存储器单元，在所述存储器单元中，在具有第一选择栅极的第一选择栅构造体与具有第二选择栅极的第二选择栅构造体之间夹着侧壁隔片配置有存储器栅构造体；及

周边电路区域，形成有周边电路的逻辑栅构造体，其中，

所述逻辑栅构造体具有在栅绝缘膜上形成有逻辑栅极的结构，所述逻辑栅极由与所述第一选择栅极和所述第二选择栅极相同的导电层或者相反导电层形成，

所述存储器栅构造体具有依次层叠有下部栅绝缘膜、电荷存储层、上部栅绝缘膜及存储器栅极的结构，

所述第一选择栅极和所述第二选择栅极沿着所述存储器栅极侧壁的所述侧壁隔片以侧壁形状形成，且配置在环绕所述存储器栅极的相同的环绕线上，在所述第一选择栅极与所述第二选择栅极之间，通过由PIN接合结构、NIN接合结构、PIP接合结构、NPN接合结构或PNP接合结构形成的多个选择栅极阻断部被电隔离。