[发明专利]用于多处理器动态不对称和对称模式切换的硬件装置和方法

权利要求书

1.一种多处理系统，其特征在于，包括：

多个处理器，每个处理器用于接收具有预定频率的时钟信号并接收具有预定工作电压的电源电压,所述多个处理器处具备多个操作供电电压；以及

控制器，所述控制器耦合到所述多个处理器并用于切换所述多个处理器在SMP模式与ASMP模式之间的操作，其中：

当在所述SMP模式中时，所述多个处理器执行对称多处理SMP，

当在所述ASMP模式中时，所述多个处理器执行不对称多处理ASMP，其中，

当所述多处理系统当前以SMP模式操作时，所述多处理系统被配置为:

产生多个ASMP时钟信号，

在将多个ASMP时钟信号中的每个ASMP时钟信号输入到所述多个处理器中的不同处理器之前，将每个处理器的每个工作电压增加至最大电压电平，所述最大电压电平等于或大于所述多个操作供电电压的最高电压电平，

在将每个工作电压增加至所述最大电压电平之后，将所述多个ASMP时钟信号输入到所述多个处理器的对应的不同处理器，

将至少一个处理器的至少一个工作电压减小至低于所述最大电压电平；以及

当所述多处理系统当前以ASMP模式操作时，所述多处理系统被配置为:

产生SMP时钟信号，

在将SMP时钟信号输入到所述多个处理器中的每个处理器之前，将每个处理器的每个工作电压增加至最大电压电平，所述最大电压电平等于或大于当前ASMP模式中的多处理系统工作电压的最高电压电平；

在将每个工作电压增加至所述最大电压电平之后，将所述SMP时钟信号输入到所述多个处理器中的每个处理器，以及

将至少一个处理器的至少一个工作电压减小至低于所述最大电压电平。

2.根据权利要求1所述的系统，其特征在于，在所述SMP模式期间，所述多个处理器中的每个处理器处接收到的每个时钟信号的预定频率相同。

3.根据权利要求2所述的系统，其特征在于，在所述SMP模式期间，所述多个处理器中的每个处理器处接收到的每个电源电压的预定工作电压相同。

4.根据权利要求1所述的系统，其特征在于，在所述ASMP模式期间，所述多个处理器中的每个处理器处接收到的每个时钟信号的每个预定频率不同。

5.根据权利要求4所述的系统，其特征在于，在所述ASMP模式期间，所述多个处理器中的每个处理器处接收到的每个电源电压的每个预定工作电压不同。

6.根据权利要求1所述的系统，其特征在于，所述控制器包括有限状态机FSM。

7.根据权利要求1所述的系统，其特征在于，所述控制器包括有限状态机FSM、处理器、微控制器或逻辑电路中的至少一个。