[发明专利]切割片与半导体芯片的制造方法

说明书

本发明提供一种切割片(10)，其具有基材(3)与设置于其一个面上的中间层(2)、以及设置于中间层(2)上的粘着剂层(1)，粘着剂层(1)含有分子内具有能量线固化性双键的化合物，粘着剂层(1)固化前于23℃时的存储弹性模量G’大于中间层(2)于23℃时的存储弹性模量G’，对于粘着剂层(1)固化前的切割片(10)，以JISZ0237:2000为基准相对于硅镜面晶圆进行180°撕除粘着力试验时，所测得的粘着力为2000mN/25mm以上，粘着剂层(1)固化前于23℃时的损失因数tanδ为0.23以上。通过这种切割片(10)，即使将切割片(10)粘贴于半导体晶圆(30)上所得到的层叠体，在规定的时间内静置，也很难发生部分剥离。

技术领域

本发明涉及一种切割片，其在将半导体晶圆按每个电路单片化，制成半导体芯片时，用于固定半导体晶圆。此外，本发明涉及一种使用该切割片的半导体芯片的制造方法。特别是，本发明的切割片优选使用于固定、切断表面具有突起状电极的半导体晶圆，制造芯片时，所述半导体晶圆为例如具有硅贯通电极(TSV)的半导体晶圆。

背景技术

半导体晶圆的表面形成电路后，对晶圆的背面实施研磨加工，进行调节晶圆厚度的背面研磨工序、以及将晶圆单片化为规定的芯片大小的切割工序。此外，进行背面研磨工序后，有时需实施在背面进行蚀刻处理等伴随发热的加工处理、以及如对背面沉积金属膜的需在高温下进行的处理。将以芯片大小单片化的半导体晶圆(半导体芯片)拾取，移送至下一个工序。

近年来随着IC卡的普及，作为其构成构件的半导体芯片越来越薄型化。因此，要求以往的厚度约350μm左右的晶圆，需薄化至50～100μm或其以下。

此外，对应电子电路的大容量化、高机能化，将多个半导体芯片立体地层叠的多层电路正在开发中。虽然在这种多层电路中，以往通常会将半导体芯片的导电连接通过引线键合(Wire bonding)来实行，但由于近年来的小型化·高机能化的必要性，开发一种有效的方法，其并不进行引线键合，而是在半导体芯片上设置从电路形成面贯通至背面的电极(贯通电极)，直接对上下芯片之间进行导电连接。

作为这种带有贯通电极的芯片的制造方法，可列举例如，在半导体晶圆所规定的位置上，通过等离子体(Plasma)设置贯通孔，向此贯通孔注入铜导电体后进行蚀刻，在半导体晶圆表面设置电路与贯通电极的方法。设置有电路与贯通电极的半导体晶圆，利用在基材薄膜上形成有粘着剂层的切割片切割，以此得到个别的带有贯通电极的芯片。

在为了得到如上所述的带有贯通电极的芯片的切割工序中，提出了以下方法：在基材薄膜上形成的粘着剂层通过挤压于粘贴面上突出的贯通电极而变形，电极被埋入与电极突出部类似形状的粘着剂层的凹陷处，以此将形成有贯通电极的半导体晶圆粘贴、固定于切割片上，接着进行切割，而得到个别的芯片(专利文献1、2)。然而，专利文献1、2里所记载的切割片中，贯通电极埋入于粘着剂层中，在贯通电极之间的狭窄范围内有可能会产生粘着剂的残渣。该残渣会污染芯片表面，导致半导体芯片的可靠性降低。专利文献1、2的方法中，虽然有提出减少这种残渣残留的方法，但仍无法完全消除残渣残留的可能性。此外，专利文献1、2中所记载的切割片中，为了埋入贯通电极，须将切割时的弹性调低。因此，存在容易因切割时的震动而导致芯片崩裂(Chipping)的问题。

为了解决上述问题，专利文献3中记载了一种切割片，其特征在于，作为可在突起状电极(贯通电极)之间不残留粘着剂层的残渣、芯片不损坏的情况下，进行切割与拾取的切割片，由基材与设置于其一个面上的中间层、以及设置于中间层上的厚度为8～30μm的粘着剂层组成，粘着剂层含有分子内含有能量线固化性双键的化合物，粘着剂层固化前在23℃时的存储弹性模量G’大于中间层在23℃时的存储弹性模量G’的4倍，在高度15μm、直径15μm的圆柱形电极以40μm节距(Pitch)等间距地形成3行3列的晶圆上，经由粘着剂层粘贴的情况下，在以3行3列形成的圆柱形电极的中心电极中，该电极的高7.5μm以下的部分不接触粘着剂层。