[发明专利]半导体模块以及半导体模块的叠层布置

权利要求书

1.一种半导体模块(10)，包括：

绝缘栅双极晶体管(12)；

宽带隙开关(14)；

基板(48)；以及

紧压装置(62)，

其中所述绝缘栅双极晶体管(12)包括第一平面端子(16)和第二平面端子(18)，

其中所述宽带隙开关(14)包括第一平面端子(34)和第二平面端子(36)，

其中所述绝缘栅双极晶体管(12)和所述宽带隙开关(14)并联连接，由此对于并联连接，所述绝缘栅双极晶体管(12)的所述第一平面端子(16)和所述宽带隙开关(14)的所述第一平面端子(34)安装到所述基板(48)的相同侧(46)，以及所述绝缘栅双极晶体管(12)的所述第二平面端子(18)和所述宽带隙开关(14)的所述第二平面端子(36)与导电连接元件(50)相连接，

其中所述紧压装置(62)布置在所述绝缘栅双极晶体管(12)的所述第二平面端子(18)上，以及

其中所述半导体模块(10)还包括至少一个栅极垫(54)，其用于连接所述绝缘栅双极晶体管(12)的栅极(20)和所述宽带隙开关(14)的栅极(38)，以便互连所述绝缘栅双极晶体管(12)的所述栅极(20)和所述宽带隙开关(14)的所述栅极(38)，所述栅极垫(54)绝缘安装在所述基板(48)中与所述绝缘栅双极晶体管(12)的所述第一平面端子(16)和所述宽带隙开关(14)的所述第一平面端子(34)相同的一侧(46)。

2.如权利要求1所述的半导体模块(10)，

其中，所述绝缘栅双极晶体管(12)的所述第一平面端子(16)是集电极，并且所述宽带隙开关(14)的所述第一平面端子(34)是漏极，和/或

其中所述绝缘栅双极晶体管(12)的所述第二平面端子(18)是发射极，并且所述宽带隙开关(14)的所述第二平面端子(36)是源极。

3.如权利要求1所述的半导体模块(10)，

其中，所述连接元件(50)是线结合件(52a-c)和带式结合件(53)中的至少一个。

4.如权利要求2所述的半导体模块(10)，

其中，所述连接元件(50)是线结合件(52a-c)和带式结合件(53)中的至少一个。

5.如权利要求1至4中的任一项所述的半导体模块(10)，

其中，所述绝缘栅双极晶体管(12)的所述栅极(20)和所述宽带隙开关(14)的所述栅极(38)采用线结合件(58，60)和带式结合件中的至少一个来连接到所述栅极垫(54)。

6.如权利要求1至4中的任一项所述的半导体模块(10)，其中，所述绝缘栅双极晶体管(12)是BIGT或RC-IGBT。

7.如权利要求1至4中的任一项所述的半导体模块(10)，其中，所述宽带隙开关(14)是电压控制单极开关；和/或其中所述宽带隙开关(14)是MOSFET。

8.如权利要求1至4中的任一项所述的半导体模块(10)，其中，所述宽带隙开关(14)基于碳化硅或氮化镓。

9.如权利要求1至4中的任一项所述的半导体模块(10)，其中，所述紧压装置(62)包括至少一个弹簧元件(68)和/或至少一个板元件(70)。

10.如权利要求1至4中的任一项所述的半导体模块(10)，

其中，所述半导体模块(10)包括多个绝缘栅双极晶体管(12)和/或多个宽带隙开关(14)，其并列布置在所述基板(48)的所述侧(46)上。

11.如权利要求10所述的半导体模块(10)，

其中，许多的所述多个绝缘栅双极晶体管(12)连接到单个宽带隙开关(14)，和/或

其中许多的所述多个宽带隙开关(14)连接到单个绝缘栅双极晶体管(12)。