[发明专利]控制线程在多线程处理器中的执行有效
申请号: | 201580058127.1 | 申请日: | 2015-10-21 |
公开(公告)号: | CN107111482B | 公开(公告)日: | 2021-02-05 |
发明(设计)人: | T·什莱格尔;K·J·亚历山大;F·Y·布萨巴;M·法雷尔;J·G·小雷尔 | 申请(专利权)人: | 国际商业机器公司 |
主分类号: | G06F9/30 | 分类号: | G06F9/30;G06F9/38 |
代理公司: | 北京市中咨律师事务所 11247 | 代理人: | 于静;张亚非 |
地址: | 美国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 控制 线程 多线程 处理器 中的 执行 | ||
控制线程在处理器核心中的执行。所述处理器核心支持同步多线程(SMT)以使得可有效存在在同一物理处理器硬件上同步操作的多个逻辑中央处理单元(CPU)。将这些逻辑CPU中的每一者视为一个线程。在此类多线程环境中,可能需要一个线程来阻止所述处理器核心上的其他线程执行。此情形可以是响应于运行一关键序列或另一序列,所述关键序列或另一序列需要处理器核心资源或正在以其他线程可能干扰其执行的方式操纵处理器核心资源。
背景技术
一个或多个方面一般地涉及多线程处理器,且具体地说,涉及控制线程在此类处理器中的执行。
处理器可包括具有同步执行的指令的多个硬件线程。此类处理器被称为实施同步多线程(SMT),所述同步多线程是用于通过允许多个独立执行线程更好地利用由现代处理器架构提供的资源来改进处理器的总体效率的技术。
通过控制多线程处理器的线程的执行,可获得进一步的效率。
发明内容
经由提供如在权利要求1中要求保护的方法及相应的系统和计算机程序产品,克服了现有技术的缺点且提供了优点。
实现了额外特征及优势。本文详细描述其他实施例及方面且将它们视为所要求保护的本发明的一部分。
附图说明
在本说明书的结尾部分处的权利要求书中特别地指出且清楚地要求保护作为实例的一个或多个方面。前述内容及其他目标、特征及优势将自结合随附图进行的以下详细描述而显而易见,其中:
图1示出结合并使用控制线程的执行的一个或多个方面的计算环境的一个实例;
图2示出结合并使用控制线程的执行的一个或多个方面的计算环境的另一实例;
图3A示出结合并使用控制线程的执行的一个或多个方面的计算环境的又一实例;
图3B示出图3A的计算环境的存储器的其他细节;
图3C示出结合并使用控制线程的执行的一个或多个方面的计算环境的另一实例;
图4A示出根据控制线程的执行的一个方面使用的控制寄存器的一个实例;
图4B示出根据控制线程的执行的一个方面使用的指令地址寄存器的一个实例;
图5示出管线的各级的一个实例;
图6示出控制线程在多线程处理器中的执行的逻辑的一个实例;
图7A示出“清空”指令(Drain instruction)的格式的一个实例;
图7B示出与图7A的“清空”指令相关联的逻辑的一个实施例;
图8A示出“比较并交换R单元寄存器(Compare And Swap R-Unit Register)”指令的格式的一个实例;
图8B示出与图8A的“比较并交换R单元寄存器”指令相关联的逻辑的一个实施例;
图9A示出“加载且或R单元寄存器(Load and OR R-Unit Register)”指令的格式的一个实例;
图9B示出与图9A的“加载且或R单元寄存器”指令相关联的逻辑的一个实施例;
图10A示出“加载且与R单元寄存器(Load and AND R-Unit Register)”指令的格式的一个实例;
图10B示出与图10A的“加载且与R单元寄存器”指令相关联的逻辑的一个实施例;
图11A至11B示出与由一个或多个指令使用的互锁相关联的逻辑的一个实例;及
图12示出计算机程序产品的一个实施例。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于国际商业机器公司,未经国际商业机器公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201580058127.1/2.html,转载请声明来源钻瓜专利网。