[发明专利]用于定向自组装图案化中的通孔形成的缺陷减少方法和组合物

说明书

技术领域

本发明涉及用于减少通过由嵌段共聚物(BCP)的定向自组装形成的图案化形成的通孔中的缺陷以由立柱阵列形成通孔阵列的方法和组合物。所述方法可用于制造电子设备。

背景技术

嵌段共聚物的定向自组装是用于产生越来越小的图案化特征从而制造微电子设备的方法，其中可以实现约纳米级的特征的临界尺寸(CD)。定向自组装方法对于扩展显微光刻技术的分辨率能力是可取的。在常规的光刻法中，紫外线(UV)辐射可以用于通过掩膜曝光于涂布在基材或层状基材上的光致抗蚀剂层。可以使用正光致抗蚀剂或负光致抗蚀剂，和这些还可以包含耐火元素(例如硅)从而能够使用常规的集成电路(IC)等离子体加工进行干式显影。在正光致抗蚀剂中，传输通过掩膜的UV辐射引起光致抗蚀剂中的光化学反应，从而使用显影剂溶液或者通过常规IC等离子体加工除去曝光区域。相反地，在负光致抗蚀剂中，传输通过掩膜的UV辐射引起曝光于辐射的区域变得不太容易被显影剂溶液除去或者不太容易通过常规IC等离子体加工除去。然后将集成电路特征(例如门、通孔或互连件)蚀刻至基材或层状基材，并且除去剩余的光致抗蚀剂。当使用常规光刻曝光过程时，集成电路特征的尺寸受到限制。由于与像差、焦点、邻近效应、最小可实现曝光波长和最大可实现数值孔径相关的限制，使用辐射曝光难以实现图案尺寸的进一步减小。大规模集成的需求导致设备中的电路尺寸和特征的不断缩小。定向组装技术(例如使用嵌段共聚物成像的制图外延和化学外延)是用于提高分辨率同时减少CD变化的高度可取的技术。在使用EUV、电子束、深UV或浸渍光刻的方法中，这些技术可以用于提高常规UV光刻技术或者实现甚至更高的分辨率和CD控制。定向自组装嵌段共聚物包括抗蚀刻性共聚单元的嵌段和高度蚀刻性共聚单元的嵌段，所述嵌段在基材上涂布、对齐和蚀刻时，产生极高密度图案的区域。

在制图外延定向自组装方法中，嵌段共聚物围绕使用常规光刻法(紫外线、深UV、电子束、远UV(EUV)曝光源)预图案化的基材自组织从而形成重复的形貌特征，例如线/空间(L/S)或接触孔(CH)图案。在L/S定向自组装阵列的示例中，嵌段共聚物可以形成自对齐的片层状区域，所述片层状区域可以在预图案化的线之间的沟槽中形成不同间距的平行的线-空间图案，因此通过将形貌线之间的沟槽中的空间分成更精细的图案从而提高图案分辨率。例如，能够微相分离并且包括抵抗等离子体蚀刻的富碳嵌段(例如苯乙烯或包含一些其它元素例如Si、Ge、Ti)和高度等离子体蚀刻性或高度除去性嵌段的二嵌段共聚物可以提供高分辨率图案定义。高度蚀刻性嵌段的示例可以包括富氧并且不包含耐火元素，并且能够形成高度蚀刻性嵌段的单体，例如甲基丙烯酸甲酯。定义自组装图案的蚀刻方法中使用的等离子体蚀刻气体通常是用于制造集成电路(IC)的方法中使用的那些。以这种方式，相比于可由常规光刻技术定义的，可以在典型的IC基材上产生非常精细的图案，因此实现图案增幅(multiplication)。相似地，通过使用制图外延可以使得特征(例如接触孔)更密集，其中合适的嵌段共聚物本身通过围绕由常规光刻法定义的接触孔阵列或立柱阵列定向自组装而排列，因此形成蚀刻性域和抗蚀刻性域的区域的更密集的阵列，所述域在被蚀刻时引起接触孔的更密集的阵列。因此，制图外延具有提供图案校正和图案增幅的潜力。

在化学外延或钉扎化学外延中，围绕表面形成嵌段共聚物的自组装，所述表面具有不同化学亲和性的区域但是不具有形貌或具有极微弱形貌从而引导自组装过程。例如，可以使用常规光刻(UV、深UV、电子束EUV)对基材的表面进行预图案化从而在线和空间(L/S)图案中形成具有不同化学亲和性的表面，其中通过辐射改变表面化学的曝光区域与不具有化学改变的未曝光区域交替。这些区域不存在形貌区别，但是存在表面化学区别或扎钉以定向自组装嵌段共聚物片段。特别地，嵌段片段包含抗蚀刻性重复单元(例如苯乙烯重复单元)和快速蚀刻性重复单元(例如甲基丙烯酸甲酯重复单元)的嵌段共聚物的定向自组装允许抗蚀刻性嵌段片段和高度蚀刻性嵌段片段在图案上的精确设置。该技术允许这些嵌段共聚物的精确设置，并且随后在等离子体蚀刻加工或湿式蚀刻加工之后将图案的图案转移至基材中。化学外延的优点是可以通过改变化学区别进行微调从而帮助改进线边缘粗糙度和CD控制，因此允许图案校正。其它类型的图案(例如重复接触孔(CH)阵列)也可以是使用化学外延校正的图案。