[发明专利]用于使用感测电路执行逻辑操作的设备及方法

说明书

本发明包含与使用感测电路执行逻辑操作有关的设备及方法。实例性设备包括存储器单元阵列及耦合到所述阵列的感测电路。所述感测电路可包含：感测放大器，其耦合到一对互补感测线；及计算组件，其经由耦合到逻辑操作选择逻辑的通过门而耦合到所述感测放大器。所述逻辑操作选择逻辑可经配置以基于选定逻辑操作而控制通过门。

技术领域

本发明大体来说涉及半导体存储器及方法，且更特定来说，涉及与使用感测电路执行逻辑操作有关的设备及方法。

背景技术

存储器装置通常经提供作为计算机或其它电子系统中的内部半导体集成电路。存在包含易失性及非易失性存储器的许多不同类型的存储器。易失性存储器可需要电力以维持其数据(例如，主机数据、错误数据等)且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)及晶闸管随机存取存储器(TRAM)以及其它存储器。非易失性存储器可通过在不被供电时保持所存储数据而提供永久性数据且可包含NAND快闪存储器、NOR快闪存储器以及电阻可变存储器(例如，相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)，以及磁阻式随机存取存储器(MRAM)，例如自旋扭矩转移随机存取存储器(STT RAM))以及其它存储器。

电子系统通常包含若干个处理资源(例如，一或多个处理器)，其可检索并执行指令，且将经执行指令的结果存储到适合位置。处理器可包括若干个功能单元，例如算术逻辑单元(ALU)电路、浮点单元(FPU)电路及/或组合逻辑块，举例来说，所述功能单元可用以通过对数据(例如，一或多个操作数)执行逻辑操作(例如AND、OR、NOT、NAND、NOR及XOR)以及反相(例如，求反)逻辑操作而执行指令。举例来说，功能单元电路可用以经由若干个逻辑操作而对操作数执行算术操作，例如加法、减法、乘法及/或除法。

可在将指令提供给功能单元电路以用于执行中涉及电子系统中的若干个组件。所述指令可(例如)由处理资源(例如控制器及/或主机处理器)产生。数据(例如，将对其执行指令的操作数)可存储于可由功能单元电路存取的存储器阵列中。可从存储器阵列检索指令及/或数据，并在功能单元电路开始对数据执行指令之前对所述指令及/或数据进行定序及/或缓冲。此外，由于可在一个或多个时钟循环中通过功能单元电路执行不同类型的操作，因此还可对指令及/或数据的中间结果进行定序及/或缓冲。

在许多例子中，处理资源(例如，处理器及/或相关联功能单元电路)可在存储器阵列外部，且经由处理资源与存储器阵列之间的总线存取数据以执行一组指令。可在其中可实施在存储器内部及/或附近(例如，直接与存储器阵列位于同一芯片上)的处理器的存储器中处理器(PIM)装置中改进处理性能，此可在处理中节约时间及功率。

附图说明

图1是根据本发明的若干个实施例的呈包含存储器装置的计算系统的形式的设备的框图。

图2是图解说明根据本发明的若干个实施例的感测电路的示意图。

图3是图解说明根据本发明的若干个实施例的具有具移位能力的计算组件的感测电路的示意图。

图4A是图解说明根据本发明的若干个实施例的具有具移位能力的计算组件的感测电路的示意图。

图4B是图解说明根据本发明的若干个实施例的图4A中展示的感测电路的操作的时序图。

图5是图解说明根据本发明的若干个实施例的具有可选择逻辑操作选择逻辑的感测电路的示意图。

图6是图解说明根据本发明的若干个实施例的具有可选择逻辑操作选择逻辑的感测电路的示意图。

图7是图解说明根据本发明的若干个实施例的由感测电路实施的可选择逻辑操作结果的逻辑表，其具有在启用感测放大器之后在计算组件中的逻辑操作结果。