[发明专利]高速电平移位复用器

权利要求书

1.一种电平移位复用器，包括：

第一下拉电路，第一下拉电路耦合到第一节点并且具有第一和第二分支，其中第一下拉电路被配置成响应于第一输入被驱动到第一状态并且第一选择信号处于第二状态而经由第一分支来下拉第一节点以及响应于第二输入被驱动到第三状态并且第二选择信号处于第四状态而经由第二分支来下拉第一节点；

第二下拉电路，第二下拉电路耦合到第二节点并且具有第三和第四分支，其中第二下拉电路被配置成响应于第三输入被驱动到第五状态并且第一选择信号处于第二状态而经由第三分支来下拉第二节点以及响应于第四输入被驱动到第六状态并且第二选择信号处于第四状态而经由第四分支来下拉第二节点；

上拉电路，所述上拉电路被配置成在第二节点被第二下拉电路下拉的情况下上拉第一节点，以及在第一节点被第一下拉电路下拉的情况下上拉第二节点，其中所述上拉电路包括：

第一晶体管，第一晶体管被配置成在第二节点被第二下拉电路下拉的情况下上拉第一节点，其中第一晶体管的栅极耦合到第二节点；以及

第二晶体管，第二晶体管被配置成在第一节点被第一下拉电路下拉的情况下上拉第二节点，其中第二晶体管的栅极耦合到第一节点；以及

扼流电路，所述扼流电路被配置成在第一输入被驱动到第一状态并且第一选择信号处于第二状态时减少从供电轨到第一晶体管的电流。

2.如权利要求1所述的电平移位复用器，其特征在于，所述第一、第三、第五和第六状态中的每一者是逻辑1状态。

3.如权利要求2所述的电平移位复用器，其特征在于，第一和第三输入由第一对互补信号驱动，而第二和第四输入由第二对互补信号驱动。

4.如权利要求1所述的电平移位复用器，其特征在于，所述第一和第二晶体管包括交叉耦合的p型金属氧化物半导体(PMOS)晶体管。

5.如权利要求1所述的电平移位复用器，其特征在于，所述扼流电路被配置成在第二输入被驱动到第三状态并且第二选择信号处于第四状态时减少从供电轨到第一晶体管的电流。

6.如权利要求1所述的电平移位复用器，其特征在于，所述扼流电路被配置成在第三输入被驱动到第五状态并且第一选择信号处于第二状态时减少从供电轨到第二晶体管的电流。

7.如权利要求1所述的电平移位复用器，其特征在于，进一步包括耦合在第二节点与接地之间的钳位晶体管，其中所述钳位晶体管被配置成在禁用信号处于逻辑1状态的情况下导通。

8.如权利要求1所述的电平移位复用器，其特征在于：

第一分支包括串联耦合在第一节点与接地之间的第一和第二晶体管，其中第一晶体管包括被配置成接收第一选择信号的控制端子，并且其中第一输入包括第二晶体管的控制端子，

第二分支包括串联耦合在第一节点与接地之间的第三和第四晶体管，其中第三晶体管包括被配置成接收第二选择信号的控制端子，并且其中第二输入包括第四晶体管的控制端子，

第三分支包括串联耦合在第二节点与接地之间的第五和第六晶体管，其中第五晶体管包括被配置成接收第一选择信号的控制端子，并且其中第三输入包括第六晶体管的控制端子，并且

第四分支包括串联耦合在第二节点与接地之间的第七和第八晶体管，其中第七晶体管包括被配置成接收第二选择信号的控制端子，并且其中第四输入包括第八晶体管的控制端子。

9.如权利要求1所述的电平移位复用器，其特征在于，第一和第二选择信号是互补信号。