[发明专利]具有片上集成光子源或光子欧姆漏极以促进被俘获于晶体管的深陷阱中的电子脱陷的晶体管

说明书

本申请提供了一种利用来自片上光子源的光子对GaN电子器件中的深陷阱进行抽吸的技术。在各个实施例中，利用配置为在高电子迁移率晶体管操作期间产生光子的片上集成光子源来提供对GaN高电子迁移率晶体管中的深陷阱进行光学抽吸的方法。在一个方面中，片上光子源为SoH‑LED。在各个附加的实施例中，提供了将光子源集成在高电子迁移率晶体管的漏电极中的集成方案，从而将具有欧姆漏极的常规高电子迁移率晶体管转化为具有混合光子欧姆漏极(POD)的晶体管、简称为POD晶体管或PODFET。

相关申请的交叉引用

本专利合作条约(PCT)国际申请要求于2014年11月14日提交的题为“用于使用片上光源对HEMT中的深陷阱进行光学抽吸的方法”的美国临时专利申请No.62/123,325以及于2015年6月22日提交的题为“具有光子欧姆漏极的晶体管(POD晶体管，PODFET)”的美国临时专利申请No.62/230.998的优先权。上述申请的全部内容通过引用方式并入本文中。

技术领域

本公开一般地涉及用于使用来自晶体管的片上光子源或光子欧姆漏极的光子来使电子从高电子迁移率晶体管(HEMT)中的深陷阱脱陷的方法。

背景技术

在硅(Si)上氮化镓(GaN)异质结构器件中，载流子陷阱是不可避免的。当载流子用于高电压电源开关应用时，随着位于半导体的表面、电介质与半导体之间的界面以及半导体的主体部分处的区域中的电场增大，载流子会被捕获在上述区域中，随后，随着上述区域中的电场减小载流子开始脱陷。这些区域在本文中分别称为表面陷阱和体陷阱。就使电子或空穴从陷阱中脱陷而达到导电或价态所需的能量远大于特征热能kT(其中，k为玻尔兹曼常数，T为温度)的这一意义而言，认为表面陷阱和体陷阱均是“深”陷阱。例如，在氮化镓或氮化铝镓表面处的悬空键或自然氧化物会导致表面陷阱的形成，而对于实现高阻断电压而言所必不可少的缺陷/位错或补偿掺杂(例如，碳掺杂)可以用作体陷阱。

当在半导体平台上制作的器件经历动态操作时，载流子俘获和脱陷过程引出了额外的开关或传导损耗，导致大的功率损耗和严重的器件不稳定性。例如，当电子的脱陷速度慢于器件的开关速度(发生在深陷阱情况下)时，被俘获的电子会降低器件的动态性能，导致诸如阈值电压(V_th)不稳定性和动态导通电阻R_on的增大、被称作“电流崩塌”现象之类的负面效应。因此，对III族氮化物半导体的优越材料性质的充分利用受到了在现有技术的外延样本中也无法避免的电子/空穴陷阱的阻碍。因此，当能够抑制或消除深陷阱的影响时，将会显著增强基于III族氮化物半导体异质结构的具有肖特基栅或金属绝缘物半导体(MIS)栅或金属氧化物半导体(MOS)栅的用于大功率射频(RF)/微波电子和/或高压电力电子的高电子迁移率晶体管(HEMT)的性能。

附图说明

参照以下附图描述了主题公开的非限制性和非穷举性的实施例，其中除非另有指定，各个图中所有相同附图标记均指代相同部件。

图1展示了根据本文所述各个方面和实施例的处于关断状态下的HEMT的示意性截面。

图2展示了根据本文所述一个或多个实施例的具有片上光子源的集成HEMT器件的示意性截面。

图3展示了可用作根据本文所述各个方面和实施例的所公开的集成HEMT器件的片上光子源的Ni/Au-AlGaN/GaN-on-Si异质结肖特基(Schottky-on-heterojunction)发光二极管(SoH-LED)的示例的示意性截面。

图4展示了根据本文所述一个或多个附加实施例的具有作为片上光子源的集成SoH-LED的HEMT器件的示例。

图5展示了根据本文所述各个方面和实施例的HEMT器件的示意性截面，该截面示出由关断状态的高漏极偏压引起的电子被俘获于表面陷阱和体陷阱中。

图6展示了HEMT器件的另一示意性截面，其示出了在从片上集成SoH-LED产生的光子的协助下电子从深陷阱脱陷。