[发明专利]用于移位和乘法器的指令执行方法、处理器和系统

说明书

处理器包括包含解码器的前端、包含移位和乘法器（SSM）的执行单元、以及引退单元。解码器包括识别乘法指令以将第一数字和第二数字相乘的逻辑。执行单元包括基于指令访问基于第二数字的查找表以确定多个移位参数和一个或多个标志参数的逻辑。SSM包括使用移位参数来移位第一数字以确定多个部分乘积以及使用标志参数来确定部分乘积的符号的逻辑。SSM还包括对部分乘积求和以产生该乘法指令的结果的逻辑。

技术领域

本公开涉及处理逻辑、微处理器以及相关联的指令集架构的领域，所述指令集架构当由处理器或其它处理逻辑执行时执行逻辑、数学或其它功能操作。

相关技术的描述

多处理器系统正变得越来越普遍。多处理器系统的应用包含动态域分区一直下来到桌面计算。为了利用多处理器系统，要执行的代码可以分离成多个线程以用于由各种处理实体执行。每个线程可以彼此并行执行。此外，为了增加处理实体的效用，可以采用无序执行。当使对此类指令的输入可用时，无序执行可以执行指令。从而，在代码序列中稍后出现的指令可在代码序列中较早出现的指令之前执行。

附图说明

在附图的图中通过示例而非限制的方式图示了实施例：

图1A是根据本公开的实施例用可以包含执行指令的执行单元的处理器形成的示例性计算机系统的框图；

图1B图示了根据本公开的实施例的数据处理系统；

图1C图示了用于执行文本字符串比较操作的数据处理系统的其它实施例；

图2是根据本公开的实施例的针对可以包含执行指令的逻辑电路的处理器的微架构的框图；

图3A图示了根据本公开的实施例的多媒体寄存器中的各种打包（packed）数据类型表示；

图3B图示了根据本公开的实施例的可能寄存器中的数据存储格式；

图3C图示了根据本公开的实施例的多媒体寄存器中的各种有符号和无符号的打包数据类型表示；

图3D图示了操作编码格式的实施例；

图3E图示了根据本公开的实施例的具有40比特或更多比特的另一可能操作编码格式；

图3F图示了根据本公开的实施例的又另一可能操作编码格式；

图4A是图示了根据本公开的实施例的有序流水线和寄存器重命名阶段、无序发布/执行流水线的框图；

图4B是图示了根据本公开实施例的要包含在处理器中的有序架构核以及寄存器重命名逻辑、无序发布/执行逻辑的框图；

图5A是根据本公开的实施例的处理器的框图；

图5B是根据本公开的实施例的核的示例实现的框图；

图6是根据本公开的实施例的系统的框图；

图7是根据本公开的实施例的第二系统的框图；

图8是根据本公开的实施例的第三系统的框图；

图9是根据本公开的实施例的片上系统的框图；

图10图示了根据本公开的实施例的可以执行至少一个指令的包含中央处理单元和图形处理单元的处理器；

图11是图示根据本公开的实施例的开发IP核的框图；

图12图示了根据本公开的实施例的可如何由不同类型的处理器仿真第一类型的指令；

图13图示了根据本公开的实施例对比使用软件指令转换器将源指令集中的二进制指令转换成目标指令集中的二进制指令的框图；

图14是根据本公开的实施例的处理器的指令集架构的框图；