[发明专利]用于执行检查以优化指令流的装置和方法

权利要求书

1.一种处理器，包括：

算术逻辑单元ALU，用于执行使用一个或多个源操作数的多个数学指令；

指令检查逻辑，用于评估当前数学指令的所述源操作数，并且用于基于评估来确定是执行包括由所述ALU执行所述当前数学指令的默认序列的操作，还是跳转到适于为具有特定类型的源操作数的所述数学指令提供结果的替代序列的操作，所述特定类型的源操作数包括非正规的操作数、等于无穷大、是非数(NaN)和/或导致除以零，所述替代序列的操作通过使用比所述默认序列的操作更少的时间而更有效地执行，

其中，当执行对所述源操作数的评估时，所述指令检查逻辑用于生成指示是否执行所述替代序列的默认序列的向量输出。

2.如权利要求1所述的处理器，其特征在于，所述当前数学指令包括具有由所述源操作数指定的分子和分母的除法指令，以及其中所述指令检查逻辑用于响应于所述分子或所述分母是非正规的操作数、等于无穷大、是非数(NaN)操作数和/或导致除以零而引起到所述替代序列的操作的跳转。

3.如权利要求2所述的处理器，其特征在于，所述指令检查逻辑用于在所述处理器中设置一个或多个异常标志，包括除以零(ZE)、无效操作(IE)和/或非正规的操作数(DE)。

4.如权利要求1所述的处理器，其特征在于，所述当前数学指令包括具有对其执行平方根操作的源操作数值的平方根指令，其中所述指令检查逻辑用于响应于所述源操作数是负数、是非正规的操作数、等于无穷大和/或是非数(NaN)操作数而引起到所述替代序列的操作的跳转。

5.如权利要求1所述的处理器，其特征在于，所述当前数学指令包括具有对其执行平方根操作的源操作数值x的平方根指令，其中所述指令检查逻辑用于响应于BiasExponent(x)≤2*精度或BiasExponent(x)＝2*偏移而引起到所述替代序列的操作的跳转。

6.如权利要求1所述的处理器，其特征在于，所述指令检查逻辑进一步用于生成通知会被所述替代序列处理的元素的掩码输出。

7.如权利要求6所述的处理器，其特征在于，所述指令检查逻辑进一步用于生成每个计算的异常标志输出以用于指示由于对所述源操作数执行数学操作而产生的一个或多个异常。

8.如权利要求1所述的处理器，其特征在于，所述默认序列的操作包括默认序列的指令或微操作，以及其中所述替代序列的操作包括替代序列的指令或微操作。

9.一种用于指令处理的方法，包括：

获得当前数学指令的一个或多个源操作数；

评估所述当前数学指令的所述源操作数；

基于评估，确定是执行包括执行所述当前数学指令的默认序列的操作，还是跳转到适于为具有特定类型的源操作数的所述数学指令提供结果的替代序列的操作，所述特定类型的源操作数包括非正规的操作数、等于无穷大、是非数(NaN)和/或导致除以零，所述替代序列的操作通过使用比所述默认序列的操作更少的时间而更有效地执行，

其中，所述方法还包括，当执行对所述源操作数的评估时,生成指示是否执行所述替代序列的默认序列的向量输出。

10.如权利要求9所述的方法，其特征在于，所述当前数学指令包括具有由所述源操作数指定的分子和分母的除法指令，以及其中所述方法包括响应于所述分子或所述分母是非正规的操作数、等于无穷大、是非数(NaN)操作数和/或导致除以零而跳转到所述替代序列的操作。

11.如权利要求10所述的方法，进一步包括在所述方法中设置一个或多个异常标志，包括除以零(ZE)、无效操作(IE)和/或非正规的操作数(DE)。