[发明专利]用于融合乘法-乘法指令的装置和方法

权利要求书

1.一种处理器，包括：

解码单元，用于对单个指令进行解码，所述单个指令指定第一源操作数、第二源操作数、立即数值、以及目的地操作数，

第一源寄存器，所述第一源寄存器用于存储包括第一多个紧缩数据元素的所述第一源操作数；

第二源寄存器，所述第二源寄存器用于存储包括第二多个紧缩数据元素的所述第二源操作数；

第三源寄存器，所述第三源寄存器用于存储包括第三多个紧缩数据元素的第三源操作数，其中所述第三源寄存器由所述立即数值的多个位来标识；以及

融合乘法-乘法电路系统，用于执行经解码的所述单个指令以：

根据所述立即数值内的位位置中的对应值将所述第一、第二和第三源操作数的多个紧缩数据元素解释为正或负，

将所述第一多个紧缩数据元素中的对应数据元素乘以包括所述第二多个紧缩数据元素和所述第三多个紧缩数据元素的对应数据元素之积的第一结果数据元素以生成第二结果数据元素，以及

将所述第二结果数据元素存储在所述目的地操作数中。

2.如权利要求1所述的处理器，其特征在于，所述单个指令是单个融合乘法-乘法指令。

3.如权利要求2所述的处理器，其特征在于，所述解码单元用于将所述单个融合乘法-乘法指令解码为多个微操作。

4.如权利要求1所述的处理器，其特征在于，所述第一源操作数和所述目的地操作数是存储所述第二结果数据元素的单个寄存器。

5.如权利要求1所述的处理器，其特征在于，所述第二结果数据元素基于所述处理器的写掩码寄存器的值被写入所述目的地操作数。

6.如权利要求1所述的处理器，其特征在于，为了将所述多个紧缩数据元素解释为正或负，所述融合乘法-乘法电路系统用于读取所述立即数值的与所述第一多个紧缩数据元素相对应的第一位位置中的位值以判定所述第一多个紧缩数据元素为正还是为负，用于读取所述立即数值的与所述第二多个紧缩数据元素相对应的第二位位置中的位值以判定所述第二多个紧缩数据元素为正还是为负，并且用于读取所述立即数值的与所述第三多个紧缩数据元素相对应的第三位位置中的位值以判定所述第三多个紧缩数据元素为正还是为负。

7.如权利要求6所述的处理器，其特征在于，所述融合乘法-乘法电路系统进一步用于读取除了所述第一、第二和第三位位置中的所述位之外的一个或多个位的集合，以确定所述操作数中的至少一个操作数的寄存器或存储器位置。

8.一种用于指令处理的方法，包括：

将包括第一多个紧缩数据元素的第一源操作数存储在第一源寄存器中；

将包括第二多个紧缩数据元素的第二源操作数存储在第二源寄存器中；

将包括第三多个紧缩数据元素的第三源操作数存储在第三源寄存器中；

对单个指令进行解码，所述单个指令指定第一源操作数、第二源操作数、立即数值、以及目的地操作数，

根据所述立即数值内的位位置中的对应值将所述第一、第二和第三源操作数的多个紧缩数据元素解释为正或负；以及

将所述第一多个紧缩数据元素中的对应数据元素乘以包括所述第二多个紧缩数据元素和所述第三多个紧缩数据元素的对应数据元素之积的第一结果数据元素从而生成第二结果数据元素，并且将所述第二结果数据元素存储在所述目的地操作数中。

9.如权利要求8所述的方法，其特征在于，所述单个指令被解码为多个微操作。

10.如权利要求8所述的方法，其特征在于，所述第一源操作数和所述目的地操作数是存储所述第二结果数据元素的单个寄存器。

11.如权利要求8所述的方法，其特征在于，所述第二结果数据元素基于处理器的写掩码寄存器的值被写入所述目的地操作数。