[发明专利]用于实行向量位聚集的方法和装置

说明书

一种用于实行向量位聚集的装置和方法。例如，处理器的一个实施例包括:第一向量寄存器，用以存储一个或多个源数据元素；第二向量寄存器，用以存储一个或多个控制元素，所述控制元素中的每一个包括多个位字段，每个位字段要与目的地向量寄存器中的对应位位置相关联并且用以识别来自所述一个或多个源数据元素的位以被拷贝到特定位位置中的每一个；以及向量位聚集逻辑，用以从所述第二向量寄存器中读取每个位字段以识别来自所述一个或多个源数据元素的位并响应性地将来自所述一个或多个源数据元素中的每一个的位拷贝到所述目的地向量寄存器中的对应位位置中的每一个。

技术领域

本发明一般地涉及计算机处理器的领域。更特别地，本发明涉及用于实行向量位聚集的方法和装置。

背景技术

指令集或指令集架构（ISA）是与编程相关的计算机架构的部分，其包括原生数据类型、指令、寄存器架构、寻址模式、存储器架构、中断和异常处置、以及外部输入和输出（I/O）。应注意到，术语“指令”在本文中一般指代与微指令或微运算（其是处理器的解码器解码宏指令的结果）相对的宏指令（其是被提供给处理器以用于执行的指令）。微指令或微运算可以被配置成命令处理器上的执行单元实行运算以实现与所述宏指令相关联的逻辑。

ISA不同于微架构，微架构是用于实现指令集的处理器设计技术的集合。具有不同微架构的处理器可以共享公共指令集。例如，英特尔®奔腾4处理器、英特尔®酷睿™处理器以及来自加州桑尼维尔的超微半导体公司（Advanced Micro Devices, Inc）的处理器实现几乎相同版本的x86指令集（其中已经被添加有较新版本的一些扩展），但是具有不同的内部设计。例如，可以使用公知技术在不同的微架构中以不同方式实现相同的ISA寄存器架构，所述公知技术包括专用物理寄存器、使用寄存器重命名机制（例如，使用寄存器别名表（RAT）、重排序缓冲器（ROB）以及引退寄存器文件）的一个或多个动态分配物理寄存器。除非另外指明，否则本文中使用短语寄存器架构、寄存器文件和寄存器来指代对软件/编程者可见的内容以及指令指定寄存器所处于的方式。在需要区分的情况下，将使用形容词“逻辑的”、“架构的”或“软件可见的”来指示寄存器架构中的寄存器/文件，同时将使用不同的形容词来指明给定的微架构中的寄存器（例如，物理寄存器、重排序缓冲器、引退寄存器、寄存器池）。

指令集包括一个或多个指令格式。给定的指令格式定义各种字段（位的数目、位的位置）来（除其它之外）指定要实行的运算以及要对其实行运算的（一个或多个）运算元。通过指令模板（或子格式）的定义来进一步分解一些指令格式。例如，给定指令格式的指令模板可以被定义成具有指令格式的字段的不同子集（所包括的字段通常是以相同的顺序，但是至少某些具有不同的位位置，因为包括了较少的字段）和/或被定义成具有以不同方式解释的给定字段。使用给定的指令格式（并且如果定义了的话，以该指令格式的指令模板中的给定的一个）来表达给定的指令，并且所述给定的指令指定运算和运算元。指令流是特定的指令序列，其中该序列中的每个指令是指令以指令格式（并且如果定义了的话，该指令格式的指令模板中的给定的一个）的出现。

附图说明

可以从结合附图的以下详细描述获得对本发明的更好理解，在附图中：

图1A和1B是根据本发明的实施例的图示出通用向量友好指令格式以及其指令模板的框图；

图2A-D是根据本发明的实施例的图示出示例性特定向量友好指令格式的框图；

图3是根据本发明的一个实施例的寄存器架构的框图；以及

图4A是根据本发明的实施例的图示出示例性有序提取、解码、引退流水线以及示例性寄存器重命名、无序发布/执行流水线二者的框图；

图4B是根据本发明的实施例的图示出有序提取、解码、引退核心的示例性实施例以及要被包括在处理器中的示例性寄存器重命名、无序发布/执行架构核心二者的框图；

图5A是单个处理器核心以及其到管芯上（on-die）互连网络的连接的框图；