[发明专利]A/D变换装置、D/A变换装置以及PLC

说明书

技术领域

本发明涉及A/D变换装置、D/A变换装置、具有所述A/D变换装置以及所述D/A变换装置的可编程控制器(PLC)。

背景技术

在向PLC输入模拟数据的情况下，使用将输入来的模拟数据变换为数字数据的A/D变换装置。通常，将输入来的模拟数据变换为数字数据的A/D变换装置的A/D变换的采样周期与控制PLC整体的CPU的控制周期是不同步的，并且大多是采样周期较短。因此，已知下述技术，即，在A/D变换装置设置始终能够从CPU访问的共用存储器，将A/D变换后的数据暂时储存于共用存储器，由此以不会减慢A/D变换的采样速度的状态将模拟数据输入(例如，专利文献1)。

另外，在从PLC将模拟数据输出的情况下，使用将在PLC内处理的数字数据变换为模拟数据的D/A变换装置。通常，在D/A变换装置中，D/A变换的采样周期和CPU的控制周期也是不同步的，并且大多是采样周期较短。因此，已知下述技术，即，在D/A变换装置设置始终能够从CPU访问的共用存储器，将进行D/A变换的数据暂时储存于共用存储器，由此以不会减慢D/A变换的采样速度的状态将模拟数据输出(例如，专利文献2)。

专利文献1：日本专利第5122000号公报(第6页、图1)

专利文献2：日本专利第5327395号公报(第6页、图1)

发明内容

然而，对于专利文献1所记载的A/D变换装置，在高速地将大容量的模拟数据变换为数字数据的情况下，需要每当在A/D变换装置的共用存储器的全部存储容量中都储存有数字数据，则将该数字数据向CPU输出。在该情况下，在将数字数据向CPU输出期间，必须将A/D变换暂时停止，妨碍A/D变换的高速化。

另外，对于专利文献2所记载的D/A变换装置，在高速地将大容量的数字数据变换为模拟数据的情况下，需要在将D/A变换装置的共用存储器所储存的数字数据全部进行D/A变换之后，从CPU获取新的数字数据。在该情况下，在从CPU获取数字数据期间，必须将D/A变换暂时停止，妨碍D/A变换的高速化。

上述问题都能够通过增加A/D变换装置或者D/A变换装置所具有的共用存储器的容量而暂时解决，但由于增加共用存储器的容量而导致成本的增加。

本发明就是为了解决上述问题而提出的，得到一种A/D变换装置，该A/D变换装置无需依赖于A/D变换装置的共用存储器的容量，能够持续地执行高速的A/D变换。

另外，得到一种D/A变换装置，该D/A变换装置无需依赖于D/A变换装置的共用存储器的容量，能够持续地执行高速的D/A变换。

另外，得到一种PLC，该PLC无需依赖于A/D变换装置的存储部的容量，能够进行高速且大容量的日志记录，并且无需依赖于D/A变换装置的共用存储器的容量，能够进行高速且大容量的波形输出。

本发明的第一发明涉及的A/D变换装置具有：A/D变换部，其将模拟数据变换为数字数据；存储部，其具有环形缓冲构造的暂时存储区域，该暂时存储区域被分割为第一以及第二区域，对通过所述A/D变换部变换后的数字数据进行储存；以及控制部，其将由所述A/D变换部变换后的数字数据储存至所述暂时存储区域的所述第一区域，在该储存的数字数据的数据量与分配给所述第一区域的数据量一致的情况下，使在所述第一区域中储存的数字数据能够输出，并且将由所述A/D变换部新变换的数字数据储存至所述第二区域。

另外，第二发明涉及的D/A变换装置具有：D/A变换部，其将数字数据变换为模拟数据；存储部，其具有环形缓冲构造的暂时存储区域，该暂时存储区域被分割为第一以及第二区域，储存由所述D/A变换部变换的数字数据；以及控制部，其在所述第一以及所述第二区域分别储存有由所述D/A变换部变换的数字数据的情况下，将在所述暂时存储区域的所述第一区域中储存的数字数据向所述D/A变换部输出，在该输出的数字数据的数据量与分配给所述第一区域的数据量一致的情况下，使由所述D/A变换部新变换的数字数据能够向所述第一区域写入，并且将在所述第二区域中储存的数字数据向所述D/A变换部输出。

另外，第三发明涉及的PLC具有：第一发明涉及的A/D变换装置；第二发明涉及的D/A变换装置；以及CPU装置，其具有对数字数据进行储存的内部存储器，如果所述A/D变换装置输出在所述A/D变换装置的暂时存储区域中储存的数字数据，则该CPU装置将该数字数据储存至所述内部存储器，该CPU装置从所述内部存储器输出在所述D/A变换装置的暂时存储区域中储存的数字数据。

发明的效果