[发明专利]时间寄存器

权利要求书

1.一种时间寄存器(300)，其特征在于，包括：

耦合到一对输入时钟(IN₁、IN₂)的一对输入(345、346)；

用于产生一对电平信号(V_C1、V_C2)的一对三态逆变器(301、302)；以及

耦合到所述电平信号(V_C1、V_C2)用于产生一对输出时钟(OUT₁、OUT₂)的一对输出(347、348)，

其中所述三态逆变器(301、302)响应于一对状态信号(S₁、S₂)和所述对输入时钟(IN₁、IN₂)，用于保持所述电平信号(V_C1、V_C2)或使所述电平信号(V_C1、V_C2)放电，

所述时间寄存器还包括用于电容式负载所述三态逆变器(301、302)的一对电容(C₁、C₂)。

2.根据权利要求1所述的时间寄存器(300)，其特征在于，所述三态逆变器(301、302)响应于所述状态信号(S₁、S₂)和所述输入时钟(IN₁、IN₂)，用于将所述相应输入时钟(IN₁、IN₂)与所述相应状态信号(S₁、S₂)之间的一对时间差(T₁、T₂)的时间差传播为所述电平信号(V_C1、V_C2)之间的电压差。

3.根据权利要求2所述的时间寄存器(300)，其特征在于，所述电平信号(V_C1、V_C2)之间的所述电压差与所述对时间差(T₁、T₂)的所述时间差成正比。

4.根据权利要求1-3任一所述的时间寄存器(300)，其特征在于，包括连接到所述三态逆变器(301、302)的逆变器(311、312)或缓冲器。

5.根据权利要求1-3任一所述的时间寄存器(300)，其特征在于，包括用于在所述输入(345、346)低时对所述电平信号(V_C1、V_C2)预充电的充电源(VDD)。

6.根据权利要求1-3任一所述的时间寄存器(300)，其特征在于，包括用于在所述输入(345、346)高且所述状态信号(S₁、S₂)低时保持所述电平信号(V_C1、V_C2)的逻辑电路(321、331)。

7.根据权利要求6所述的时间寄存器(300)，其特征在于，所述逻辑电路(321、331)用于在所述输入(345、346)高且所述状态信号(S₁、S₂)高时使所述电平信号(V_C1、V_C2)放电。

8.根据权利要求6所述的时间寄存器(300)，其特征在于，所述逻辑电路(321、331)用于响应于保持信号(Hold₁、Hold₂)和唤醒信号(Awake)驱动所述状态信号(S₁、S₂)。