[发明专利]半导体存储装置

说明书

本发明的实施方式的半导体存储装置具备：多根半导体柱，在第1方向延伸，且沿相对于所述第1方向交叉的第2方向排列；两条配线，在所述第2方向延伸，且在相对于所述第1方向及所述第2方向交叉的第3方向上，设置于所述多根半导体柱的两侧；及电极膜，配置于各所述半导体柱与各所述配线之间。所述两条配线能够相互独立驱动。

技术领域

本发明的实施方式涉及一种半导体存储装置。

背景技术

以往，NAND闪存是通过平面结构的微细化使集成度增加，而降低位成本(bitcost)。然而，因伴随微细化，写入/删除窗口缩小，且可蓄积于各存储单元的电子数减少，因此平面结构的微细化越来越接近极限。因此，近年来，提出有沿上下方向积层存储单元的技术。然而，这种积层型存储装置的问题在于动作的可靠性。

背景技术文献

专利文献

专利文献1：日本专利特开2013-182949号公报

发明内容

[发明所要解决的问题]

实施方式的目的在于提供一种动作可靠性高的半导体存储装置。

[解决问题的技术手段]

实施方式的半导体存储装置具备：多根半导体柱，在第1方向延伸，且沿相对于所述第1方向交叉的第2方向排列；两条配线，在所述第2方向延伸，且在与所述第1方向及所述第2方向交叉的第3方向上，设置于所述多根半导体柱的两侧；及电极膜，配置于各所述半导体柱与各所述配线之间。所述两条配线能够相互独立驱动。

附图说明

图1是表示第1实施方式的半导体存储装置的立体图。

图2是表示第1实施方式的半导体存储装置的俯视图。

图3是表示第1实施方式的半导体存储装置的剖视图。

图4是表示第1实施方式的半导体存储装置的示意性电路图。

图5中的5(a)及5(b)是表示第1实施方式的半导体存储装置的部分放大剖视图。

图6是表示第1实施方式的半导体存储装置的制造方法的立体图。

图7是表示第1实施方式的半导体存储装置的制造方法的立体图。

图8是表示第1实施方式的半导体存储装置的制造方法的立体图。

图9是表示第1实施方式的半导体存储装置的制造方法的立体图。

图10是表示第1实施方式的半导体存储装置的制造方法的立体图。

图11是表示第1实施方式的半导体存储装置的制造方法的立体图。

图12是表示第1实施方式的半导体存储装置的制造方法的剖视图。

图13是表示第1实施方式的半导体存储装置的制造方法的立体图。

图14是表示第1实施方式的半导体存储装置的制造方法的立体图。

图15是表示第1实施方式的半导体存储装置的制造方法的立体图。

图16是表示第1实施方式的半导体存储装置的制造方法的剖视图。

图17是表示第1实施方式的半导体存储装置的制造方法的立体图。

图18是表示第1实施方式的半导体存储装置的制造方法的立体图。

图19是表示第1实施方式的半导体存储装置的制造方法的立体图。

图20是表示第1实施方式的半导体存储装置的制造方法的立体图。