[发明专利]碳化硅半导体装置及其制造方法

说明书

本发明涉及碳化硅半导体装置及其制造方法。第1导电型的漂移层(2)包含碳化硅。第2导电型的主体区域(5)设置在漂移层(2)上。第1导电型的源极区域(3)设置在主体区域(5)上。源极电极(11)连接于源极区域(3)。栅极绝缘膜(9)设置在贯通主体区域(5)和源极区域(3)的沟槽(6)的侧面上和底面上。栅极电极(10)隔着栅极绝缘膜(9)设置在沟槽(6)内。第2导电型的沟槽底面保护层(15)在漂移层(2)内设置在沟槽(6)的底面的下方，电连接于源极电极(11)。沟槽底面保护层(15)具有：高浓度保护层(8)；和设置在高浓度保护层(8)的下方、杂质浓度比高浓度保护层(8)低的第1低浓度保护层(7)。

技术领域

本发明涉及碳化硅半导体装置及其制造方法，特别涉及沟槽栅型的碳化硅半导体装置及其制造方法。

背景技术

作为电力用开关元件，MOSFET(Metal Oxide Semiconductor Field EffectTransistor，金属氧化物半导体场效应晶体管)以及IGBT(Insulated Gate BipolarTransistor，绝缘栅双极型晶体管) 这样的绝缘栅型的半导体装置被广泛使用。在绝缘栅型的半导体装置中，通过对栅极电极施加阈值电压以上的电压，在主体区域形成沟道，由此得到接通状态。特别当使用沟槽栅型的半导体装置时，通过提高沟道宽度密度，可缩小单元间距。由此，可进行装置尺寸的小型化或者向大电流的应用等、装置性能的提高。

另一方面，作为能够实现高耐压以及低损耗的下一代的半导体装置，使用有碳化硅(SiC)的半导体装置(以下，称为“碳化硅半导体装置”。)受到关注，对于沟槽栅型的半导体装置也正在进行开发。

在沟槽栅型的半导体装置中，当在半导体装置的断开状态下施加高的电压时，在沟槽底部产生电场集中可成为问题。特别在使用SiC 作为半导体材料的情况下，沟槽底部处的电场集中容易成为问题。该理由是由于：由于半导体材料本身的绝缘击穿强度高，因此与漂移层内的雪崩击穿相比，容易先产生沟槽底部的电场集中所引起的栅极绝缘膜的损坏。因此，正在研究用于缓和沟槽底部处的电场集中的构造。

例如，日本特开2001-267570号公报(专利文献1)公开有作为沟道使用n型反转层的沟槽栅型SiC-MOSFET。在沟槽的下侧的n型层内，设置对高电压切断时的电场从n型层向栅极氧化膜的侵入进行遮蔽的p型的电场屏蔽区域。根据上述公报,认为：由于该构造，栅极氧化膜部、特别是容易引起电场集中的槽下部的角的栅极氧化膜的电场强度得到缓和，因此不产生栅极氧化膜的绝缘击穿。另外认为：由此，能够得到与SiC材料的绝缘特性对应的装置耐压。

现有技术文献

专利文献

专利文献1：日本特开2001-267570号公报

发明内容

发明要解决的课题

但是，通过本发明的发明人的研究而明确为：与SiC材料本来的优良的绝缘特性对应的高的装置耐压并不是只要防止栅极氧化膜的绝缘击穿就能够得到。具体而言，如果只是仅关注于防止栅极氧化膜的绝缘击穿而设计电场屏蔽区域，则可容易产生由施加于电场屏蔽区域的底面的高电场所引起的雪崩击穿。在该情况下，装置耐压受雪崩击穿电压限制，因此得不到与SiC材料本来的优良的绝缘特性对应的高的装置耐压。

本发明是为了解决如以上的课题而完成的，其目的为提供具有高耐压的碳化硅半导体装置及其制造方法。

用于解决课题的手段