[发明专利]用于创建延伸到晶体管的有栅极区域中的缓冲部的设备和方法

说明书

技术领域

本说明书的实施例总体上涉及微电子器件领域，并且更具体而言，涉及在非平面微电子晶体管中形成与有源沟道相邻的缓冲部，例如，高带隙子结构，其中，所述缓冲部的部分延伸到所述非平面微电子晶体管的有栅极(gated)区域中。

背景技术

集成电路部件的更高性能、更低成本以及提高的微型化、以及集成电路的更高的封装密度是微电子行业的针对微电子器件制造的不断发展的目标。为了实现这些目标，微电子器件内的晶体管必须按比例缩小，即变小。随着晶体管尺寸的减小，还存在对借助于改进其设计、所使用的材料和/或其制造工艺来提高其效率的驱动力。这种设计改进包括对独特结构的开发，例如非平面晶体管，包括三栅极晶体管、FinFET、TFET、omega-FET和双栅极晶体管。

附图说明

在说明书的结论部分具体指出了并且明确主张了本公开的主题。通过结合附图考虑以下说明和所附权利要求，本公开的上述和其它特征将变得更为充分地显而易见。应当理解，附图只是描绘了根据本公开的几个实施例，因此不应被认为是对其范围的限制。通过使用附图以额外的特征和细节来描述本公开，使得能够更加容易地确定本公开的优点，在附图中：

图1-10是根据本说明书的实施例的非平面晶体管的制造的倾斜截面图和侧视截面图。

图11示出了根据本说明书的一种实施方式的计算装置。

具体实施方式

在下述具体实施方式中，参考附图，附图以例示的方式示出了可以实践所要求保护的主题的具体实施例。以充分的细节描述了这些实施例，以使本领域技术人员能够实践所述主题。应当理解，尽管各个实施例是不同的，但是未必是相互排斥的。例如，可以在其它实施例内实施本文中结合一个实施例所描述的特定特征、结构或特性，而不脱离所主张的主题的精神和范围。在本说明书中对“一个实施例”或“实施例”的引用是指结合所述实施例所描述的特定特征、结构或特性被包括在本说明书内包含的至少一种实施方式中。因此，短语“一个实施例”或“在实施例中”的使用未必是指同一实施例。此外，应当理解，可以对每个所公开的实施例内的个体元件的位置和布置做出修改而不脱离所主张的主题的精神和范围。因此，不应以限制的意义理解下述具体实施方式，并且所述主题的范围仅由被适当解释的所附权利要求、以及为所附权利要求赋予权利的等同物的全部范围来限定。在附图中，在若干视图中，类似的附图标记表示相同或相似的元件或功能，并且其中描绘的元件未必是相互按比例绘制的，相反可能使个体元件放大或缩小，以便更容易在本说明书的语境下理解所述元件。

文中使用的术语“在……之上”、“到”、“在……之间”和“在……上”可以指一层相对于其它层的相对位置。一层处于另一层“之上”或处于另一层“上”或者一层接合“到”另一层可以直接与该另一层接触，或者可以具有一个或多个中间层。处于层“之间”的一层可以直接与所述层接触，或者可以具有一个或多个中间层。

如本领域技术人员将理解的，通过有源沟道下方的无栅极(ungated)亚子结构材料来控制源极到漏极泄漏是任何晶体管设计中的重要考虑事项。在诸如III-V NMOS三栅极器件之类的非平面晶体管器件中，子结构泄漏带来更大的挑战。该挑战源自于为了取得高电子迁移率而形成有源沟道所需的高迁移率材料，其固有地具有低带隙，并且因此具有高电导率。现有解决方案涉及以p型掺杂剂掺杂所述子结构(例如，e17-e18受主/立方厘米)。然而，该解决途径对于短沟道非平面晶体管而言不能有效地发挥作用。出于本说明书的目的，术语“短沟道”可以被定义为表示小于大约20nm的栅极长度(Lg)。

本说明书的实施例涉及制造具有位于有源沟道与衬底之间的缓冲部的晶体管器件，其中，所述缓冲部的一部分延伸到晶体管的有栅极区域中。在本说明书的至少一个实施例中，包括低带隙III-V族材料的有源沟道可以外延生长在有源沟道与衬底之间的子结构(例如，缓冲部)上。所述子结构可以包括高带隙III-V材料，所述材料可以具有期望的导带偏移，以使得在不对有源沟道内的电子迁移率造成显著影响的情况下抑制泄漏。在本说明书的实施例中，与形成没有这种缓冲部的有源沟道相比，泄漏可以降低至少三个数量级。在本说明书的实施例中，可以将有源沟道和子结构形成在窄沟槽中，以使得由于有源沟道和子结构之间的晶格失配所引起的缺陷借助于有源沟道区域下方的子结构中的缺陷俘获而被终止。