[发明专利]具有GAAS作为牺牲层的Ge纳米线晶体管

说明书

技术领域

包括非平面半导体器件的半导体器件，所述非平面半导体器件具有带有低带隙包覆层的沟道区。

背景技术

过去几十年来，在集成电路中的特征的缩放是不断成长的半导体工业背后的驱动力。缩小到越来越小的特征使在半导体芯片的有限基板面上的功能单元的增大的密度成为可能。例如，缩小晶体管尺寸允许在芯片上结合增大数量的存储器设备，有助于具有增大的容量的产品的制造。然而，对越来越大的容量的驱动不是没有问题。优化每个器件的性能的必要性变得越来越明显。

由于低有效质量连同减小的杂质散射，由III-V族化合物半导体材料系统形成的半导体器件提供在晶体管沟道中的异常高的载流子迁移率。III族和V族指在元素周期表的第13-15族(以前的III-V族)中的半导体材料的元素的位置。这样的器件提供高驱动电流性能，并看起来对于未来的低功率高速逻辑应用是有前途的。

附图说明

图1示出半导体衬底的一部分、例如晶片的一部分的顶侧透视图，晶片具有在其上形成的牺牲鳍状物和相邻于牺牲鳍状物的电介质材料。

图2示出在移除牺牲鳍状物以在电介质材料中形成沟槽之后的图1的结构。

图3示出在根据高宽比捕获(ART)方法对纳米线和牺牲材料的交替层进行外延生长之后的图2的结构。

图4示出在电介质材料的凹进之后的图3的结构。

图5示出在将纳米线的源极和漏极实现在牺牲材料上的情况下，在结构的指定沟道区中的纳米线上引入间隔体和牺牲或虚设栅极电极并且相邻于间隔体引入电介质材料之后的图4的结构。

图6示出在将源极和漏极实现为纳米线并且移除指定结区中的牺牲材料的情况下，在结构的指定沟道区中的纳米线上引入间隔体和牺牲或虚设栅极电极并且相邻于间隔体引入电介质材料之后的图4的结构。

图7示出在将源极和漏极实现为纳米线并且其形成有包覆材料的情况下，在结构的指定沟道区中的纳米线上引入间隔体和牺牲或虚设栅极电极并且相邻于间隔体引入电介质材料之后的图4的结构。

图8示出在将源极和漏极实现为代替指定结区中的纳米线和牺牲材料的生长或沉积的材料的情况下，在结构的指定沟道区中的纳米线上引入间隔体和牺牲或虚设栅极电极并且相邻于间隔体引入电介质材料之后的图4的结构。

图9示出在牺牲栅极电极的移除之后的图5的结构，留下相邻于结区的间隔体。

图10示出在沟道区中的牺牲层材料的移除之后的图9的结构。

图11示出在沟道区上的栅极叠层的引入之后的图10的结构。

图12示出在CMOS实施方式中包括衬底上的NMOS器件和PMOS器件的结构的实施例的顶前透视图。

图13是实现一个或多个实施例的插入机构。

图14示出计算设备的实施例。

具体实施方式

本文所述的一个或多个实施例涉及包括布置在沟道区的相对侧上的沟道区和结区的非平面半导体器件(三维器件)。沟道区包括多个纳米线或纳米带，其包括锗材料。在一个这样的实施例中，在栅极环绕配置中，器件的栅极叠层围绕沟道区。

在晶体管沟道中集成不同外延材料(例如III-V族化合物材料或锗(Ge))所要面对的主要问题之一是在那些材料和硅之间的晶格失配和抑制在外延过程期间的缺陷形成的能力。在一个实施例中，包括锗材料的纳米线或纳米带在具有类似于锗的晶格结构的材料上外延地形成。这样的材料的例子是III-V族化合物材料，例如砷化镓。

图1-7描述形成半导体器件的过程。在一个实施例中，器件是三维金属氧化物半导体场效应晶体管(MOSFET)，且是隔离器件或是在多个嵌套式器件中的一个器件。如将认识到的，对于一般集成电路，N和P沟道晶体管都可被制造在单个衬底上以形成互补金属氧化物半导体(CMOS)集成电路。此外，可制造额外的互连，以便将这样的器件集成到集成电路内。