[发明专利]设计的硅衬底上的GAN器件

权利要求书

1.一种III-N半导体器件结构，包括：

一个或多个单晶III-N半导体材料层，布置在硅衬底的前侧；

微电子器件，布置在硅衬底的前侧上方并且合并至少一个III-N半导体材料层；和

应力调节材料，布置在硅衬底的背侧，所述应力调节材料减小由所述一个或多个单晶III-N半导体材料层引起的硅衬底中的弯曲，

其中所述应力调节材料被布置在硅衬底的背侧中的沟槽内，金属填充的通孔在硅衬底的前侧之间延伸通过硅衬底并且与应力调节材料交叉。

2.如权利要求1所述的器件结构，其中所述应力调节材料具有4和6 ppm/℃之间的线性热膨胀系数。

3.如权利要求2所述的器件结构，其中所述应力调节材料包括III-N材料、氮化硅、二氧化硅、氮氧化硅、钛、钨、TiW、铬或镍钒中的至少一个。

4.如权利要求1所述的器件结构，其中：

所述硅衬底具有至少775μm的厚度；

III-N半导体材料层包括具有至少1μm的厚度的单晶GaN层；以及

应力调节材料具有至少0.25μm的厚度。

5.如权利要求1所述的器件结构，其中所述应力调节材料还包括：第一应力调节材料，布置在硅衬底的背侧中的第一沟槽内；和第二应力调节材料，布置在硅衬底的背侧中的第二沟槽内。

6.如权利要求5所述的器件结构，其中：

所述III-N半导体材料层被布置在硅衬底的前侧的第一区域上方并且硅沟道MOSFET被布置在硅衬底的前侧的第二区域上方；

第一沟槽被布置为与硅衬底的第一区域相对；以及

第二沟槽被布置为与硅衬底的第二区域相对。

7.如权利要求1所述的器件结构，其中：

所述应力调节材料是金属；以及

沟槽从硅衬底的背侧向硅衬底中延伸至少50μm的深度。

8.一种III-N半导体器件结构，包括：

一个或多个单晶III-N半导体材料层，布置在硅衬底的前侧；

微电子器件，布置在硅衬底的前侧上方并且合并至少一个III-N半导体材料层；和

应力调节材料，布置在硅衬底的背侧，所述应力调节材料减小由所述一个或多个单晶III-N半导体材料层引起的硅衬底中的弯曲，

其中所述应力调节材料被布置在硅衬底的背侧中的沟槽内，其中所述应力调节材料还包括：第一应力调节材料，布置在硅衬底的背侧中的第一沟槽内；和第二应力调节材料，布置在硅衬底的背侧中的第二沟槽内，并且其中：

所述III-N半导体材料层被布置在硅衬底的前侧的第一区域上方并且硅沟道MOSFET被布置在硅衬底的前侧的第二区域上方；

第一沟槽被布置为与硅衬底的第一区域相对；以及

第二沟槽被布置为与硅衬底的第二区域相对。

9.一种三维集成电路，包括：

硅CMOS管芯，包括布置在薄硅衬底上的多个硅MOSFET；

高压管芯，与硅CMOS管芯堆叠，所述高压管芯包括布置在硅上GaN衬底上的多个GaN沟道高电子迁移率晶体管HEMT，所述硅上GaN衬底具有一个或多个单晶III-N半导体材料层，其中硅上GaN衬底包括具有比薄硅衬底大的厚度的厚硅衬底，并且应力调节材料被布置在硅上GaN衬底的与HEMT相对的背侧，以减小由所述一个或多个单晶III-N半导体材料层引起的硅上GaN衬底中的弯曲。

10.如权利要求9所述的三维集成电路，其中：

所述应力调节材料是布置在沟槽中的金属，所述沟槽嵌入在硅上GaN衬底的背侧中；以及

凸块金属将应力调节材料接合到硅CMOS管芯或散热器。

11.如权利要求10所述的三维集成电路，其中所述高压管芯还包括着陆在应力调节材料上的通孔。