[发明专利]具有反向掺杂的掺杂剂扩散屏障的高电子迁移率晶体管

说明书

可以在设置于硅衬底之上的III‑V半导体材料的有源区中形成诸如晶体管之类的III‑V化合物半导体器件。III‑V半导体材料的反向掺杂的部分提供阻止从衬底到III‑V半导体材料中的硅扩散的扩散屏障，其中它否则可能在III‑V材料中表现为电活性两性污染物。在一些实施例中，在外延生长子鳍结构的基底部分期间，原位引入反向掺杂剂（例如，受主杂质）。在反向掺杂区限于子鳍结构的基底的情况下，反向掺杂剂原子热学扩散到III‑V晶体管的有源区中的风险被缓解。

背景技术

对于便携式电子应用中的集成电路（IC）的需求已经激发了更高水平的半导体器件集成。正在开发的许多高级半导体器件利用非硅半导体材料，包括化合物半导体材料（例如GaAs、InP、InGaAs、InAs和III-N材料）。可以在高电子迁移率晶体管（HEMT）中采用这些非硅材料系统，高电子迁移率晶体管（HEMT）中的一些可以是金属氧化物半导体场效应晶体管（MOSFET）。

用于制作高电子迁移率晶体管的一项技术包括在晶体硅衬底之上形成非硅晶体器件区（例如，晶体管沟道区）。然而，一个问题在于：来自下层衬底的硅原子可能充当非硅器件区内的污染物。因此，缓解硅污染问题的技术和结构在硅衬底上的HEMT的制作中是有利的。

附图说明

通过示例的方式而非通过限制的方式在附图中图示本文所描述的材料。为了图示的简化和清楚性，图中图示的元件未必按比例绘制。例如，为了清楚，可能相对于其它元件而夸大一些元件的尺寸。另外，在被视为适当的情况下，附图中重复参考标记以指示对应或类似的元件。在附图中：

图1是图示了依照一些实施例的在示例性III-V材料中反向掺杂对硅扩散率的效应的图表；

图2是图示了依照一些实施例的形成具有子鳍硅扩散屏障的III-V晶体管的方法的流程图；

图3A、3B、3C、3D和3E是图示了依照一些实施例的随着执行图2中所描绘的方法中的操作而演变的鳍结构对的等距视图；

图4A图示了依照一些实施例的穿过采用图3E中图示的III-V结构的高迁移率finFET的沟道区和源极/漏极区的长度的截面视图；

图4B图示了依照一些实施例的穿过图4A中所描绘的高迁移率finFET的沟道区和栅极电极的宽度的截面视图；

图5图示了依照本发明的实施例的采用包括具有局部子鳍隔离的晶体管的SoC的移动计算平台和数据服务器机器；以及

图6是依照本发明的实施例的电子计算设备的功能框图。

具体实施方式

参考附图来描述一个或多个实施例。虽然详细描绘和讨论了具体配置和布置，但是应当理解的是，这样做仅仅是为了说明的目的。相关领域技术人员将认识到，在不脱离说明书的精神和范围的情况下，其它配置和布置是可能的。对相关领域技术人员将明显的是，可以在除了本文详细描述的内容之外的各种其它系统和应用中采用本文所描述的技术和/或布置。

在以下详细描述中参考形成其部分并且图示示例性实施例的附图。另外，要理解的是，在不脱离所要求保护的主题的范围的情况下，可以利用其它实施例，并且可以做出结构和/或逻辑改变。还应当指出的是，方向和参考（例如，向上、向下、顶部、底部等）可以仅仅用于便于附图中的特征的描述。因此，不应以限制性含义来理解以下详细描述，并且所要求保护的主题的范围仅由随附权利要求及其等同物限定。