[发明专利]用于转换编码格式的硬件装置和方法

权利要求书

1.一种硬件处理器，包括：

解码电路，用于对包括状态操作数、源向量操作数、目的地向量操作数、以及控制操作数的指令进行解码；以及

执行电路，用于执行所述指令以便：

将来自所述源向量操作数的采用第一编码格式的元素转换成第二编码格式，

将采用所述第二编码格式的所述元素存储在所述目的地向量操作数中，

将采用所述第二编码格式的所述元素的总长度存储在所述状态操作数中，并且

当来自所述源向量操作数的所述元素是数据流中的最后几个元素时，在所述控制操作数中设置流完成指示。

2.如权利要求1所述的硬件处理器，其中，所述第一编码格式是UTF-8字符编码和UTF-16字符编码中的一种，并且所述第二编码格式是UTF-8字符编码和UTF-16字符编码中的另一种。

3.如权利要求1所述的硬件处理器，其中，所述执行电路用于执行所述指令以便：

检测来自所述源向量操作数的多元素序列中的一个或多个元素，其中，所述多元素序列不在所述源向量操作数内结束，并且

不将来自所述源向量操作数的所述多元素序列中采用所述第一编码格式的所述一个或多个元素转换成所述第二编码格式。

4.如权利要求3所述的硬件处理器，其中，所述执行电路用于执行所述指令以将来自所述源向量操作数的所述多元素序列中的所述一个或多个元素存储在所述状态操作数中。

5.如权利要求1所述的硬件处理器，其中，所述执行电路用于执行所述指令以读取所述控制操作数的字节序格式指示符，从而确定采用所述第二编码格式的所述元素何时将以大字节序格式和小字节序格式之一存储在所述目的地向量操作数中。

6.如权利要求1至5中任一项所述的硬件处理器，其中，所述执行电路用于执行所述指令以读取所述控制操作数的验证指示符，从而确定何时引起对采用所述第一编码格式和所述第二编码格式的所述元素执行验证操作。

7.如权利要求1所述的硬件处理器，其中，所述执行电路用于执行所述指令以读取所述控制操作数的有状态指示符，从而确定何时将来自所述源向量操作数的采用所述第一编码格式的所述元素的不完整序列转换成所述第二编码格式。

8.如权利要求1所述的硬件处理器，其中，所述控制操作数包括用于存储所述状态操作数的寄存器的地址。

9.一种用于转换编码格式的方法，包括：

对包括状态操作数、源向量操作数、目的地向量操作数、以及控制操作数的指令进行解码；以及

执行所述指令以便：

将来自所述源向量操作数的采用第一编码格式的元素转换成第二编码格式，

将采用所述第二编码格式的所述元素存储在所述目的地向量操作数中，

将采用所述第二编码格式的所述元素的总长度存储在所述状态操作数中，并且

当来自所述源向量操作数的所述元素是数据流中的最后几个元素时，在所述控制操作数中设置流完成指示。

10.如权利要求9所述的方法，其中，所述第一编码格式是UTF-8字符编码和UTF-16字符编码中的一种，并且所述第二编码格式是UTF-8字符编码和UTF-16字符编码中的另一种。

11.如权利要求9所述的方法，进一步包括：

检测来自所述源向量操作数的多元素序列中的一个或多个元素，其中，所述多元素序列不在所述源向量操作数内结束，以及

不将来自所述源向量操作数的所述多元素序列中采用所述第一编码格式的所述一个或多个元素转换成所述第二编码格式。

12.如权利要求11所述的方法，进一步包括：将来自所述源向量操作数的所述多元素序列中的所述一个或多个元素存储在所述状态操作数中。