[发明专利]独立式键盘扫描编码电路

权利要求书

1.一种独立式键盘扫描编码电路，其特征在于，由独立式键盘、第一移位寄存器、第二移位寄存器、状态码寄存器、编码器组成；

所述独立式键盘扫描编码电路由扫描脉冲、移位脉冲进行同步控制；

所述独立式键盘共有N个按键，设有N位键盘状态信号输出端；所述N位键盘状态信号为电平信号；

所述第一移位寄存器具有N位并行输入、N位并行输出和串行输出功能；所述第二移位寄存器具有串行输入、N位并行输出功能；

所述第一移位寄存器的N位并行输入端连接至N位键盘状态信号输出端；第二移位寄存器的串行输入端连接至第一移位寄存器的串行输出端；第一移位寄存器、第二移位寄存器的移位脉冲输入端均连接至移位脉冲，第一移位寄存器的预置脉冲输入端连接至扫描脉冲；

所述状态码寄存器为2×N位二进制寄存器；状态码寄存器中的N位数据输入端连接至第一移位寄存器的N位并行输出端，另外N位数据输入端连接至第二移位寄存器的N位并行输出端；所述状态码寄存器的接收脉冲输入端连接至扫描脉冲；

所述编码器有2×N位编码输入端，所述2×N位编码输入端连接至状态码寄存器的2×N位数据输出端；

所述扫描脉冲、移位脉冲的时序满足以下要求：在一个周期中，扫描脉冲有1个脉冲，移位脉冲有N个脉冲；所述扫描脉冲、移位脉冲按照1个扫描脉冲、N个移位脉冲的顺序周而复始。

2.根据权利要求1所述的独立式键盘扫描编码电路，其特征在于：所述扫描脉冲的周期为20～100ms。

3.根据权利要求1所述的独立式键盘扫描编码电路，其特征在于：所述第一移位寄存器、第二移位寄存器的移位脉冲边沿有效；所述第一移位寄存器的预置脉冲为边沿有效且扫描脉冲为正脉冲时，要求第一移位寄存器的预置脉冲为上升沿有效，状态码寄存器的接收脉冲为下降沿有效；或者是，所述第一移位寄存器的预置脉冲为边沿有效且扫描脉冲为负脉冲时，要求第一移位寄存器的预置脉冲为下降沿有效，状态码寄存器的接收脉冲为上升沿有效。

4.根据权利要求1所述的独立式键盘扫描编码电路，其特征在于：所述第一移位寄存器、第二移位寄存器的移位脉冲边沿有效；所述第一移位寄存器的预置脉冲为高电平有效时，要求扫描脉冲为正脉冲，状态码寄存器的接收脉冲为下降沿有效；或者是，第一移位寄存器的预置脉冲为低电平有效时，要求扫描脉冲为负脉冲，状态码寄存器的接收脉冲为上升沿有效。

5.根据权利要求1所述的独立式键盘扫描编码电路，其特征在于：所述编码器为只读存储器。

6.根据权利要求1所述的独立式键盘扫描编码电路，其特征在于：所述状态码寄存器的2×N位数据输出端输出2×N位的状态码；所述状态码由有效状态码和无效状态码组成；所述编码器输出的键号由有效键号和无效键号组成；所述有效状态码由有效键盘操作或状态产生，编码器输入每一个有效状态码时对应输出相应的有效键号；所述无效状态码由无效键盘操作或状态产生，编码器输入所有无效状态码时都对应输出无效键号。

7.根据权利要求6所述的独立式键盘扫描编码电路，其特征在于：所述编码器有M位键号输出端，M值的选择应满足2^M大于等于有效键号与无效键号的数量之和。

8.根据权利要求7所述的独立式键盘扫描编码电路，其特征在于：还包括键盘状态变化脉冲产生单元，用于判断独立式键盘输出的键号是否发生改变，当独立式键盘输出的键号发生改变时，输出键盘状态变化脉冲。

9.根据权利要求8所述的独立式键盘扫描编码电路，其特征在于：所述键盘状态变化脉冲产生单元由或门、M位延迟缓冲器和M个异或门组成；M位延迟缓冲器用于对独立式键盘输出的M位键号分别进行信号延迟；M个异或门的输入分别为M位延迟缓冲器的输入、输出信号；M个异或门的输出分别连接至或门的输入端；或门的输出端输出键盘状态变化脉冲。

10.根据权利要求1所述的独立式键盘扫描编码电路，其特征在于：所述N位键盘状态信号与N个按键之间满足一一对应关系。