[发明专利]移位寄存器及其驱动方法、栅极驱动电路以及显示装置

说明书

本发明的实施例提供了移位寄存器及其驱动方法、栅极驱动电路以及显示装置。该移位寄存器包括控制信号生成模块、第一低电平脉冲生成模块、第二低电平脉冲生成模块以及高电平脉冲生成模块。控制信号生成模块与第一时钟端、第二时钟端、第一电压端、第二电压端以及第一输入端连接，生成第一控制信号以及第二控制信号。第一低电平脉冲生成模块接收第一控制信号以及第二控制信号，生成第一低电平脉冲信号。第二低电平脉冲生成模块接收第一控制信号以及第二控制信号，生成第二低电平脉冲信号。高电平脉冲生成模块与第一时钟端、第一电压端、第二电压端以及第二输入端连接，接收第一控制信号，并生成高电平脉冲信号。该移位寄存器减少了电路元件数量。

技术领域

本发明涉及显示技术领域，尤其涉及移位寄存器及其驱动方法、栅极驱动电路以及显示装置。

背景技术

在显示技术领域，为了不断改善显示画面，提高用户体验，高清、高PPI(PixelsPer Inch，每英寸像素)、窄边框显示成了研究的热门。在进行显示时，显示器需要逐行扫描将数据信号写入像素单元。图1是用于OLED(Organic Light-Emitting Diode，有机发光二极管)像素电路的脉冲信号的示意图。如图1所示，一般来说，在对OLED像素单元写入数据时需要2个低电平脉冲信号G1、G2与1个高电平脉冲信号G3。这些信号G1、G2、G3需要由移位寄存器电路提供。随着像素数目的增加，移位寄存器在一帧时间内所需扫描的行数增加。在显示屏幕大小不变的情况下，留给每一行移位寄存器的面积逐渐减小。此外窄边框的要求，更是使对于移位寄存器每一行面积的要求更加严苛，因此探寻结构简单、晶体管数目较少的移位寄存器电路十分必要。

现有技术的移位寄存器中，信号G1、G2、G3由3个电路分别生成。图2是现有技术中提供图1中的第一低电平脉冲信号的电路示意图。图3是现有技术中提供图1中的第二低电平脉冲信号的电路示意图。图4是现有技术中提供图1中的高电平脉冲信号的电路示意图。如图2-4所示，3个电路使用了共计28个晶体管与7个电容，并且对于每个电路，均需要使用不同的时钟、输入信号等来进行驱动。电路元件数量多，并且结构复杂，占用的面积较大，难以应用于窄边框的显示器。

发明内容

本发明的实施例提供了移位寄存器及其驱动方法、栅极驱动电路以及显示装置，使用更少的电路元件，能够应用于窄边框显示器。

根据本发明的第一个方面，提供了一种移位寄存器，包括控制信号生成模块、第一低电平脉冲生成模块、第二低电平脉冲生成模块以及高电平脉冲生成模块。其中，控制信号生成模块与第一时钟端、第二时钟端、第一电压端、第二电压端以及第一输入端连接，并被配置为生成第一控制信号以及第二控制信号。第一低电平脉冲生成模块与第二时钟端以及第一电压端连接，并被配置为接收来自控制信号生成模块的第一控制信号以及第二控制信号，并生成第一低电平脉冲信号。第二低电平脉冲生成模块与第三时钟端以及第一电压端连接，并被配置为接收来自控制信号生成模块的第一控制信号以及第二控制信号，并生成第二低电平脉冲信号。高电平脉冲生成模块与第一时钟端、第一电压端、第二电压端以及第二输入端连接，并被配置为接收来自控制信号生成模块的第一控制信号，并生成高电平脉冲信号。

在本发明的实施例中，控制信号生成模块包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管以及第一电容。第一晶体管的控制极与第一时钟端连接，第一极与第一输入端连接，第二极与第二晶体管的第二极连接。第二晶体管的控制极与第二时钟端连接，第一极与第三晶体管的第二极连接，第二极与第一晶体管的第二极连接。第三晶体管的控制极与第四晶体管的第一极连接，第一极与第一电压端连接，第二极与第二晶体管的第一极连接。第四晶体管的控制极与第一时钟端连接，第一极与第三晶体管的控制极连接，第二极与第二电压端连接。第五晶体管的控制极与第一晶体管的第二极连接，第一极与第三晶体管的控制极连接，第二极与第一时钟端连接。第一电容被连接在第一电压端与第三晶体管的控制极之间。第一晶体管的第二极与第二晶体管的第二极的连接点形成用于输出第一控制信号的第一控制信号输出端。第三晶体管的控制极与第四晶体管的第一极的连接点形成用于输出第二控制信号的第二控制信号输出端。