[发明专利]一种产生正负电压源的电荷泵电路

权利要求书

1.一种产生正负电压源的电荷泵电路，其特征在于，包括驱动信号发生模块和电荷泵；所述驱动信号发生模块接受来自外部的初始时钟信号，输出第一、第二、第三、第四、第五和第六驱动信号；所述电荷泵具有六个输入端，分别接受所述第一、所述第二、所述第三、所述第四、所述第五和所述第六驱动信号；所述电荷泵具有两个输出端，分别输出电压值相等、极性相反的正电压HVDD和负电压HVSS，所述两个输出端作为正、负电压源；

所述初始时钟信号的脉冲序列为101010101010…；

所述第一驱动信号的脉冲序列为110011110011…；

所述第二驱动信号的脉冲序列为110011110011…；

所述第三驱动信号的脉冲序列为111100111100…；

所述第四驱动信号的脉冲序列为000011000011…；

所述第五驱动信号的脉冲序列为110000110000…；

所述第六驱动信号的脉冲序列为110000110000…；

所述初始时钟信号的周期为T0，所述第一、所述第二、所述第三、所述第四、所述第五和所述第六驱动信号的周期为3T0；

所述电荷泵包括第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第一电容、第二电容和第三电容；所述第一PMOS管的栅极接受所述第一驱动信号，源极与所述第二电容的第一极板相连，漏极与所述第一电容的第一极板相连，所述第一电容的第二极板接地；所述第一NMOS管的栅极接受所述第四驱动信号，源极与所述第二电容的第一极板相连，漏极接地；所述第二NMOS管的栅极接受所述第五驱动信号，源极与所述第二电容的第一极板相连，漏极与所述第三电容的第一极板相连，所述第三电容的第二极板接地；所述第二PMOS管的栅极接受所述第二驱动信号，源极与所述第二电容的第二极板相连，漏极与电源电压VDD相连；所述第三PMOS管的栅极接受所述第三驱动信号，源极与所述第二电容的第二极板相连，漏极与所述第一电容的第一极板相连；所述第三NMOS管的栅极接受所述第六驱动信号，源极与所述第二电容的第二极板相连，漏极接地；

所述第一电容的第一极板上的电压为所述正电压HVDD，所述第三电容的第一极板上的电压为所述负电压HVSS；其中VDD＝2HVDD＝-2HVSS；

所述驱动信号发生模块包括三相分频器和栅极驱动器；所述三相分频器接收所述初始时钟信号，并在其三个输出端分别输出第一、第二和第三时钟信号；所述栅极驱动器接受所述第一、所述第二和所述第三时钟信号，并输出所述第一、所述第二、所述第三、所述第四、所述第五和所述第六驱动信号；

所述第一时钟信号的脉冲序列为110000110000…；

所述第二时钟信号的脉冲序列为000011000011…；

所述第三时钟信号的脉冲序列为001100001100…；

所述第一、所述第二和所述第三时钟信号的周期为3T0；

所述三相分频器包括反相器第一、第二、第三DFF触发器，所述初始时钟信号输入所述第一、所述第二和所述第三DFF触发器的CP端，所述第一DFF触发器的D端与所述第三DFF触发器的Q端相连，所述第二DFF触发器的D端与所述第一DFF触发器的QN端相连，所述第三DFF触发器的D端与所述第二DFF触发器的Q端相连，所述第一DFF触发器的Q端空接，所述第二DFF触发器的QN端空接，所述第三DFF触发器的QN端空接；所述反相器的输入端与所述第三DFF触发器的Q端相连，输出端与所述第一DFF触发器的D端相连；所述第一DFF触发器的QN端输出所述第三时钟信号，所述第二DFF触发器的Q端输出所述第二时钟信号，所述第三DFF触发器的Q端输出所述第一时钟信号；

所述驱动信号发生模块包括双通道输出的第一栅极驱动器、第二栅极驱动器和第三栅极驱动器；所述第一栅极驱动器包括六个反相器、第四电容、第一电平转换芯片，所述第一栅极驱动器接受所述第一时钟信号，输出所述第五、第六驱动信号；所述第二栅极驱动器包括五个反相器、第五电容、第二电平转换芯片，所述第二栅极驱动器接受所述第二时钟信号，输出所述第三、第四驱动信号；所述第三栅极驱动器包括六个反相器、第六电容、第三电平转换芯片，所述第三栅极驱动器接受所述第三时钟信号，输出所述第一、第二驱动信号；所述第一、所述第二、所述第三电平转换芯片用于实现地电位向所述负电压HVSS电位的转换；所述第四、所述第五和所述第六电容为延时滤波电容。