[发明专利]一种移位寄存器、栅极驱动电路、显示面板及显示装置

权利要求书

1.一种移位寄存器，其特征在于，包括：输入模块、第一复位模块、节点控制模块、第一输出模块以及第二输出模块；其中，

所述输入模块的第一端与输入信号端相连，第二端与第一节点相连；所述输入模块用于在所述输入信号端的控制下将所述输入信号端的信号提供给所述第一节点；

所述第一复位模块的第一端与复位信号端相连，第二端与参考信号端相连，第三端与所述第一节点相连；所述第一复位模块用于在所述复位信号端的控制下将所述参考信号端的信号提供给所述第一节点；

所述节点控制模块的第一端与所述第一节点相连，第二端与第二节点相连；所述节点控制模块用于控制所述第一节点的电位与所述第二节点的电位相反；

所述第一输出模块的第一端与第一时钟信号端相连，第二端与所述参考信号端相连，第三端与所述第一节点相连，第四端与所述第二节点相连，第五端与所述移位寄存器的驱动信号输出端相连；所述第一输出模块用于，在所述第一节点的控制下将所述第一时钟信号端的信号提供给所述驱动信号输出端，在所述第二节点的控制下将所述参考信号端的信号提供给所述驱动信号输出端，以及在所述第一节点处于浮接状态时，保持所述第一节点与所述驱动信号输出端之间的电压差稳定；

所述第二输出模块的第一端与所述第一时钟信号端相连，第二端与所述参考信号端相连，第三端与所述第一节点相连，第四端与所述第二节点相连，第五端与所述移位寄存器的级联信号输出端相连；所述第二输出模块用于，在所述第一节点的控制下将所述第一时钟信号端的信号提供给所述级联信号输出端，在所述第二节点的控制下将所述参考信号端的信号提供给所述级联信号输出端；

所述节点控制模块包括：第一节点控制子模块和第二节点控制子模块；其中，

所述第一节点控制子模块的第一端与所述参考信号端相连，第二端与所述第一节点相连，第三端与所述第二节点相连；所述第一节点控制子模块用于在所述第二节点的控制下将所述参考信号端的信号提供给所述第一节点；

所述第二节点控制子模块的第一端与第二时钟信号端相连，第二端与所述参考信号端相连，第三端与所述第一节点相连，第四端与所述第二节点相连；所述第二节点控制子模块用于仅在所述第二时钟信号端的控制下将所述第二时钟信号端的信号提供给所述第二节点，在所述第二时钟信号端和所述第一节点的同时控制下使所述第二时钟信号端与所述第二节点之间断路，以及在所述第一节点的控制下将所述参考信号端的信号提供给所述第二节点。

2.如权利要求1所述的移位寄存器，其特征在于，所述第一节点控制子模块具体包括：第一开关晶体管；其中，

所述第一开关晶体管的栅极与所述第二节点相连，源极与所述参考信号端相连，漏极与所述第一节点相连。

3.如权利要求1所述的移位寄存器，其特征在于，所述第二节点控制子模块具体包括：第二开关晶体管、第三开关晶体管、第四开关晶体管和第五开关晶体管；其中，

所述第二开关晶体管的栅极和源极均与所述第二时钟信号端相连，漏极分别与所述第三开关晶体管的栅极、以及所述第四开关晶体管的漏极相连；

所述第三开关晶体管的源极与所述第二时钟信号端相连，漏极与所述第二节点相连；

所述第四开关晶体管的栅极与所述第一节点相连，源极与所述参考信号端相连；

所述第五开关晶体管的栅极与所述第一节点相连，源极与所述参考信号端相连，漏极与所述第二节点相连。

4.如权利要求1所述的移位寄存器，其特征在于，所述输入模块具体包括：第六开关晶体管；其中，

所述第六开关晶体管的栅极和源极均与所述输入信号端相连，漏极与所述第一节点相连。

5.如权利要求1所述的移位寄存器，其特征在于，所述第一复位模块具体包括：第七开关晶体管；其中，

所述第七开关晶体管的栅极与所述复位信号端相连，源极与所述参考信号端相连，漏极与所述第一节点相连。