[发明专利]PTN设备接口测试的方法及装置

权利要求书

1.PTN设备接口测试的方法，其特征在于，包括以下步骤：

步骤101：将板卡插进测试子框与测试背板相连接，板卡的外时间同步输出接口1通过测试背板连接到板卡的外时间同步输入接口1；

步骤102：测试背板产生一个秒脉冲信号发送给板卡输入的外时间接口1的PPS；

步骤103：板卡输出的外时间接口1的PPS信号发送给测试背板进行检测；

步骤104：将板卡编译后的测试软件加载到板卡内存里运行；

步骤105：关断板卡中寄存器1写TOD秒的使能，向寄存器2中依次写入32位TOD初始值；

步骤106；关闭TOD的初始值状态，并打开板卡中寄存器1写TOD秒的使能；

步骤107：设置PPS&TOD选择寄存器，选择接收板卡输入的外时间接口1的PPS和FPGA内部寄存器的TOD；

步骤108：等待五秒钟之后，设置PPS&TOD选择寄存器，选择接收板卡输入的外时间接口1的PPS和输入TOD；

步骤109：测试软件读取板卡中接收到的TOD两个16位寄存器的值，并判断该值是否大于之前设定的TOD初始值，如果是，则执行步骤111；否则，则执行步骤110；

步骤110：认定外时间接口1的硬件通道存在故障；

步骤111：判断测试背板是否能正常检测到板卡输出的外时间接口1的PPS信号有跳变沿，如果是，则执行步骤112；否则，返回步骤110；

步骤112：认定外时间接口1的硬件通道正常；

其中，所述TOD信息波特率默认为9600，无奇偶校验，1个起始位，1个停止位，空闲帧为高电平，8个数据位，在秒脉冲上升沿1ms后开始传送TOD信息，并在500ms内传完，此TOD消息标示当前秒脉冲上升沿时间，TOD协议报文发送频率为每秒1次。

2.如权利要求1所述的方法，其特征在于，外时间同步接口的接口类型为：1PPS+TOD。

3.如权利要求1所述的方法，其特征在于，所述秒脉冲信号，采用上升沿作为准时沿，上升时间小于50ns，脉宽为20ms-200ms。

4.PTN设备接口测试的装置，其特征在于，包括：

连接单元，用于将板卡插进测试子框与测试背板相连接，板卡的外时间同步输出接口1通过测试背板连接到板卡的外时间同步输入接口1；

第一发送单元，用于测试背板产生一个秒脉冲信号发送给板卡输入的外时间接口1的PPS；

第二发送单元，用于板卡输出的外时间接口1的PPS信号发送给测试背板进行检测；

加载单元，用于将板卡编译后的测试软件加载到板卡内存里运行；

写入单元，用于关断板卡中寄存器1写TOD秒的使能，向寄存器2中依次写入32位TOD初始值；

关闭单元，用于关闭TOD的初始值状态，并打开板卡中寄存器1写TOD秒的使能；

第一设置单元，用于设置PPS&TOD选择寄存器，选择接收板卡输入的外时间接口1的PPS和FPGA内部寄存器的TOD；

第二设置单元，用于等待五秒钟之后，设置PPS&TOD选择寄存器，选择接收板卡输入的外时间接口1的PPS和输入TOD；

读取单元，用于测试软件读取板卡中接收到的TOD两个16位寄存器的值，并判断该值是否大于之前设定的TOD初始值，如果是，则执行判断单元；否则，则执行第一认定单元；

第一认定单元，用于认定外时间接口1的硬件通道存在故障；

判断单元，用于判断测试背板是否能正常检测到板卡输出的外时间接口1的PPS信号有跳变沿，如果是，则执行第二认定单元；否则，返回第一认定单元；

第二认定单元，用于认定外时间接口1的硬件通道正常；

所述TOD信息波特率默认为9600，无奇偶校验，1个起始位，1个停止位，空闲帧为高电平，8个数据位，在秒脉冲上升沿1ms后开始传送TOD信息，并在500ms内传完，此TOD消息标示当前秒脉冲上升沿时间，TOD协议报文发送频率为每秒1次。

5.如权利要求4所述的装置，其特征在于，外时间同步接口的接口类型为：1PPS+TOD。

6.如权利要求4所述的装置，其特征在于，所述秒脉冲信号，采用上升沿作为准时沿，上升时间小于50ns，脉宽为20ms-200ms。