[发明专利]移位寄存器、栅线集成驱动电路、阵列基板及显示装置

权利要求书

1.一种移位寄存器，其特征在于，包括：输入模块、下拉驱动模块、复位模块、第一输出模块、控制模块和第二输出模块；其中，

所述输入模块的第一端与信号输入端连接、第二端与上拉节点连接；所述输入模块用于在所述信号输入端的控制下，控制所述上拉节点的电位；

所述下拉驱动模块的第一端与直流信号端连接、第二端与下拉节点连接、第三端与所述上拉节点连接、第四端与低电平信号端连接，用于在所述上拉节点为高电位时控制所述下拉节点为低电位，在所述下拉节点为高电位时控制所述上拉节点为高电位；

所述复位模块的第一端与复位信号端连接、第二端与所述上拉节点连接、第三端与所述低电平信号端连接、第四端与信号输出端连接，用于在所述复位信号端的控制下，将所述上拉节点和所述信号输出端的电位拉低；

所述第一输出模块的第一端与所述下拉节点连接、第二端与所述低电平信号端连接、第三端与所述信号输出端连接；所述第一输出模块用于在所述下拉节点的控制下，将所述信号输出端的电位拉低；

所述控制模块的第一端与所述直流信号端连接、第二端接地、第三端与所述低电平信号端连接、第四端与所述上拉节点连接、第五端与所述第二输出模块的第一端连接；所述控制模块用于在所述直流信号端和上拉节点的控制下，在所述上拉节点为高电平时将所述第二输出模块与所述上拉节点导通，在所述上拉节点为低电平时将所述第二输出模块的第一端的电位拉低至所述低电平信号端电位的2倍；

所述第二输出模块的第二端与所述上拉节点连接、第三端与时钟信号端连接、第四端与所述信号输出端连接；所述第二输出模块用于在所述上拉节点的控制下，将所述时钟信号端的信号通过所述信号输出端输出。

2.如权利要求1所述的移位寄存器，其特征在于，所述控制模块包括充电单元、第一控制单元、第二控制单元、下拉单元；

所述充电单元的第一端与第一节点连接、第二端与第二节点连接；所述充电单元用于改变所述第一节点和第二节点的电位；

所述第一控制单元的第一端与所述直流信号端连接，第二端接地、第三端与所述第一节点连接、第四端与所述上拉节点连接、第五端与所述低电平信号端连接；所述第一控制单元用于在所述上拉节点和直流信号端的控制下，控制第一节点的电位；

所述第二控制单元的第一端与所述直流信号端连接、第二端与所述上拉节点连接、第三端与所述第二节点连接、第四端与所述第二输出模块的第一端连接；所述第二控制单元用于在所述上拉节点和直流信号端的控制下，控制第二节点的电位；

所述下拉单元的第一端与所述直流信号端连接、第二端与所述上拉节点连接、第三端与所述低电平信号端连接；所述下拉单元用于在所述上拉节点的控制下，将所述第一控制单元的第一端和第二控制单元的第一端的电位拉低。

3.如权利要求2所述的移位寄存器，其特征在于，所述充电单元包括：

连接在所述第一节点和所述第二节点之间的第一电容。

4.如权利要求2所述的移位寄存器，其特征在于，所述第一控制单元包括：

第一开关晶体管，其栅极与所述直流信号端连接、源极与所述第一节点连接、漏极与所述低电平信号端连接；

第二开关晶体管，其栅极与所述上拉节点连接、源极接地、漏极与所述第一节点连接；

所述第二控制单元包括：第三开关晶体管、第四开关晶体管、第五开关晶体管

第三开关晶体管的栅极与所述直流信号端连接、源极与所述第二节点连接、漏极与所述第二输出模块的第一端连接；

第四开关晶体管的栅极与所述上拉节点连接、源极与所述第二节点连接、漏极与所述低电平信号端连接；

第五开关晶体管的栅极和源极分别与所述上拉节点连接、漏极与所述第二输出模块的第一端连接。

5.如权利要求2所述的移位寄存器，其特征在于，所述下拉单元包括：

第六开关晶体管，其栅极与所述上拉节点连接、源极与所述直流信号端连接、漏极与所述低电平信号端连接。