[发明专利]可编程逻辑器件电路图绘制方法及装置

说明书

本发明公开了一种可编程逻辑器件电路图绘制方法及装置，绘制如FPGA等可编程逻辑器件的电路图时，利用这类器件内部资源的重复性和规律性，先构建可编程逻辑器件的线网模型库，线网模型库中每一线网模型包含可编程逻辑器件中的多个资源以及各资源之间的连接关系；再构建走线模型库，走线模型库包含与各线网模型对应的走线模型，每一走线模型包含其对应的线网模型中各资源的具体走线信息；然后在绘制可编程逻辑器件的电路图时，直接从线网模型库中调用当前待绘制电路图涉及的目标线网模型并从走线模型库中调用的目标走线模型进行绘制即可得到可编程逻辑器件的电路图，绘制过程比现有绘制过程简单，内存需求比现有更少，且绘制效率和性能得到较大提升。

技术领域

本发明涉及可编程逻辑器件(programmable logic device，PLD)设计领域，具体涉及一种可编程逻辑器件电路图绘制方法及装置。

背景技术

可编程逻辑器件作为专用集成电路(Application Specific IntegratedCircuit；以下简称：ASIC)领域中的一种半定制电路，采用PLD的关键优点是在设计阶段中客户可根据需要修改电路，直到对设计工作感到满意为止。一旦设计完成，客户可立即投入生产，只需要利用最终软件设计文件简单地编程所需要数量的PLD就可以了。

EDA(Electronic Design Automation，电路设计软件)技术是以计算机为工具，设计者在EDA软件平台上用硬件描述语言或原理图完成设计输入，然后由EDA软件自动完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配、编译、逻辑映射和编程下载等工作。通过EDA软件进行设计极大地提高了电路设计的效率和可靠性以及可操作性，减轻了设计者的劳动强度，降低了电路设计的难度。

EDA软件功能丰富，设计复杂，为了给电路设计者提供一个直观的设计结果，需要在EDA软件中显示电路原理图，但是芯片内部资源丰富，结构复杂，尤其是内部电路网表(Netlist)连接关系繁杂，在绘制时需要大量的数据和复杂的算法来支持，因此复制过程复杂，需占用大量内存，效率低。

发明内容

本发明要解决的主要技术问题是，提供一种可编程逻辑器件电路图绘制方法及装置，解决现有可编程逻辑器件电路图复制过程复杂，效率低的问题。

为解决上述技术问题，本发明提供一种可编程逻辑器件电路图绘制方法，包括：

构建可编程逻辑器件电路网表的线网模型库，所述线网模型库包含的线网模型各不相同，每一线网模型包含所述可编程逻辑器件中的多个资源以及各资源之间的连接关系；

构建所述可编程逻辑器件软件视图的走线模型库，所述走线模型库包含与所述各线网模型对应的走线模型，每一走线模型包含其对应的线网模型中各资源的具体走线信息；

绘制所述可编程逻辑器件的电路图时，从所述线网模型库中调用当前待绘制电路图涉及的目标线网模型，从所述走线模型库中调用与所述目标线网模型对应的目标走线模型；

根据调用的目标线网模型和调用的目标走形模型绘制得到所述可编程逻辑器件的电路图。

在本发明的一种实施例中，构建可编程逻辑器件的线网模型库包括：

获取所述可编程逻辑器件的所有资源以及各资源之间的连接关系；

按资源相同、资源上的接口相同且资源间的连接关系相同对所述所有资源连接关系进行归类得到不同的线网模型。

在本发明的一种实施例中，每一线网模型的多个资源中，其中一个资源上的一接口为起点接口，其他资源上对应的接口为终点接口，所述连接关系为所述起点接口直接与所述各终点接口连接。

在本发明的一种实施例中，构建所述可编程逻辑器件的走线模型库包括：