[发明专利]移位寄存单元、移位寄存器、栅极驱动电路及显示装置

权利要求书

1.一种移位寄存单元，包括信号输入端、输入模块、上拉模块、下拉模块、下拉控制模块、时钟信号输入端、信号输出端、低电平输入端和存储模块，其特征在于，所述信号输入端与所述输入模块的控制端相连，所述输入模块的输出端与所述上拉模块的控制端相连，所述输入模块用于根据信号输入端提供的信号控制上拉模块的开闭；

所述上拉模块的输入端与所述时钟信号输入端相连，所述上拉模块的输出端与所述信号输出端相连，所述上拉模块用于在输入模块的输出信号的控制下将所述信号输出端的输出信号上拉；

所述下拉模块的控制端与所述下拉控制模块的输出端相连，所述下拉控制模块的输入端与所述时钟信号输入端相连，所述下拉控制模块用于根据时钟信号输入端所提供的信号控制所述下拉模块的开闭；所述下拉模块用于将信号输出端的输出信号下拉；

所述存储模块的一端与所述上拉模块的控制端相连，所述存储模块的另一端与所述低电平输入端相连；

所述下拉模块包括第四晶体管，所述第四晶体管的栅极形成为所述下拉模块的控制端，漏极与所述信号输出端相连，源极与所述低电平输入端相连；

所述下拉模块还包括第七晶体管，所述第七晶体管的栅极与所述第四晶体管的栅极相连，源极与所述低电平输入端相连，漏极与所述上拉模块的控制端相连。

2.根据权利要求1所述的移位寄存单元，其特征在于，所述输入模块包括第一晶体管和第一电压输入端，所述第一晶体管的栅极形成为所述输入模块的控制端，所述第一晶体管的源极与所述第一电压输入端相连，所述第一晶体管的漏极形成为所述输入模块的输出端。

3.根据权利要求2所述的移位寄存单元，其特征在于，所述移位寄存单元还包括复位模块，所述复位模块用于在充电开始前对所述上拉模块的控制端进行复位。

4.根据权利要求3所述的移位寄存单元，其特征在于，所述复位模块包括复位信号输入端和第二晶体管；

所述第二晶体管的栅极与所述复位信号输入端相连，漏极与所述上拉模块的控制端相连，源极与第二电压输入端相连，所述第二电压输入端能够输入低电平信号。

5.根据权利要求1所述的移位寄存单元，其特征在于，所述上拉模块为第三晶体管，所述第三晶体管的栅极形成为上拉模块的控制端，源极形成为上拉模块的输入端，漏极形成为上拉模块的输出端。

6.根据权利要求1所述的移位寄存单元，其特征在于，所述下拉控制模块包括第五晶体管和第六晶体管，所述第五晶体管的栅极和源极相连，以形成为所述下拉控制模块的输入端，所述第五晶体管的漏极与所述第六晶体管的漏极相连，并且，所述第五晶体管的漏极形成为所述下拉控制模块的输出端，所述第六晶体管的栅极与所述信号输出端相连，所述第六晶体管的源极与所述低电平输入端相连，所述第五晶体管的宽长比小于所述第六晶体管的宽长比。

7.根据权利要求6所述的移位寄存单元，其特征在于，所述第五晶体管的宽长比与所述第六晶体管的宽长比之比为1：3至1：5。

8.根据权利要求4所述的移位寄存单元，其特征在于，当所述第一电压输入端输入高电平电压时，所述第二电压输入端输入低电平电压；当所述第一电压输入端输入低电平电压时，所述第二电压输入端输入高电平电压。

9.根据权利要求1所述的移位寄存单元，其特征在于，所述存储模块为存储电容，所述存储电容的第一端与所述上拉模块的控制端相连，所述存储电容的第二端与所述低电平输入端相连。

10.一种移位寄存器，所述移位寄存器包括级联的多级移位寄存单元，其特征在于，所述移位寄存单元为权利要求1至9中任意一项所述的移位寄存单元。

11.一种栅极驱动电路，所述栅极驱动电路包括移位寄存器，其特征在于，所述移位寄存器为权利要求10所述的移位寄存器。

12.一种显示装置，所述显示装置包括栅极驱动电路，其特征在于，所述栅极驱动电路为权利要求11所述的栅极驱动电路。