[发明专利]半导体元件及其制作方法

说明书

本发明公开一种半导体元件及其制作方法，该半导体元件包括一基底；一源极掺杂区，设于基底中；一漏极掺杂区，设于基底中，并与源极掺杂区相隔一预定距离；一通道区域，介于源极掺杂区与漏极掺杂区之间；以及一栅极结构，设于通道区域上，其中栅极结构包括一栅极介电层、一栅极导电层，以及一复合应力导向层。

技术领域

本发明涉及一种半导体元件及其制作方法，特别是涉及一种改良的金属氧化物半导体(MOS)晶体管结构及其制作方法。

背景技术

已知，应力记忆技术(stress memorization technique，SMT)已被应用于半导体制作工艺中，以改善N型金属氧化物半导体(NMOS)元件的电性效能，其作法包括在栅极结构上覆盖一具有伸张应力(tensile stress)的应力层，再通过一SMT退火制作工艺，使栅极导电层再结晶，接着移除应力层。在移除应力层之后，应力效应仍能持续影响元件。应力效应能够增进电荷通过通道的迁移率，用于改善元件效能。

然而，上述现有技术的缺点在于需要额外进行应力层(通常是氮化硅层)的沉积以及SMT退火制作工艺之后的应力层去除步骤，因此制作工艺步骤较为复杂。此外，利用热磷酸溶液去除应力层时，也容易影响到栅极结构的间隙壁的完整性。由此可知，目前该技术领域仍需要一种改良的半导体元件结构及制作方法，可以解决上述现有技术的不足与缺点。

发明内容

本发明主要目的在于提供一种改良的MOS晶体管结构，在栅极结构上设有一应力导向层，其具有高热膨胀系数，而能够使通道达到应力记忆的效果。

本发明另一目的在提供一种改良的应力记忆方法，制作工艺步骤上可以省略过去的应力层沉积以及应力记忆(SMT)退火制作工艺后的应力层去除步骤。

根据本发明一实施例，提供一种半导体元件，包括一基底；一源极掺杂区，设于该基底中；一漏极掺杂区，设于该基底中，并与源极掺杂区相隔一预定距离；一通道区域，介于该源极掺杂区与该漏极掺杂区之间；一栅极结构，设于该通道区域上，该栅极结构包括一栅极介电层、一栅极导电层，以及一复合应力导向层。该复合应力导向层在一退火制作工艺中将该栅极导电层内的伸张应力导向该通道区域。

根据本发明一实施例，该复合应力导向层由一具有相对较高热膨胀系数的第一应力导向层以及一具有相对较低热膨胀系数的第二应力导向层所构成。

根据本发明另一实施例，提供一种半导体元件的制作方法。先提供一基底，接着在该基底上形成一栅极介电层、一栅极导电层以及一复合应力导向层。进行一光刻及蚀刻制作工艺，将形成在该基底上的该栅极介电层、该栅极导电层以及该复合应力导向层蚀刻成一栅极图案，其具有相对的两侧壁。在该栅极图案的该相对的两侧壁上形成间隙壁，形成一栅极结构。进行一离子注入制作工艺，在该基底中分别形成一源极掺杂区以及一漏极掺杂区。再进行一应力记忆(SMT)退火制作工艺，使得该栅极导电层进行再结晶。其中该复合应力导向层由一具有相对较高热膨胀系数的第一应力导向层以及一具有相对较低热膨胀系数的第二应力导向层所构成。其中该第一应力导向层包含有金属或金属合金。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。

附图说明

图1为根据本发明一实施例所绘示的一种改良的MOS晶体管结构的剖面示意图；

图2为根据本发明另一实施例所绘示的一种改良的MOS晶体管结构的剖面示意图；

图3至图8例示制作图2中的半导体元件的方法示意图。

符号说明

1 半导体元件

2 半导体元件

20 栅极结构

30’ 栅极图案