[发明专利]一种PMOS触发LDMOS-SCR结构的高维持电压ESD保护器件

说明书

一种PMOS触发LDMOS‑SCR结构的高维持电压ESD保护器件，可用于片上IC高压ESD保护电路。主要由P衬底、N阱、P阱、第一P+注入区、第二P+注入区、N+注入区、第三P+注入区、第四P+注入区、金属阳极、金属阴极、多晶硅栅、薄栅氧化层和若干场氧隔离区构成。该LDMOS‑SCR结构的ESD保护器件在高压ESD脉冲作用下，一方面由第三P+注入区、第二多晶硅栅及其覆盖的薄栅氧化层、N阱、第四P+注入区构成的PMOS泄放路径，提高器件的维持电压、降低器件的触发电压；另一方面由所述第四P+注入区、所述N阱、所述P阱、所述第二P+注入区构成一条PNPN结构的ESD电流泄放路径，以提高器件的二次失效电流、增强器件的ESD鲁棒性。

技术领域

本发明属于集成电路的静电放电保护领域，涉及一种高压ESD保护器件，具体涉及一种PMOS触发LDMOS-SCR结构的高维持电压ESD保护器件，用于提高片上IC高压ESD保护的可靠性。

背景技术

在人们的日常生活中，静电现象(ESD)无处不在。且随着集成电路的快速发展，静电放电在集成电路的生产、封装、测试、存放、运输等过程中对电子产品系统可靠性的威胁日益严重，因静电放电引起的集成电路产品失效已成为电子产品系统可靠性下降的最重要因素之一。另一方面，随着功率集成电路技术的快速发展，高压功率集成电路的使用日益广泛。然而，因多数高压功率集成电路产品的工作环境较为恶劣，通常工作在强电压、大电流、强电磁干扰、频繁热插拔、高低温等环境下，所以，高压集成电路的片上ESD防护已成为提高集成电路系统可靠性的重要因素，研究高压功率集成电路的ESD防护及其器件结构的设计，对提高功率集成电路的成品率和系统可靠性具有十分重要的作用。

功率集成电路工艺的快速发展给LDMOS-SCR结构输出管的广泛应用带来了前所未有的机遇。同时，LDMOS-SCR由于其结构简单、耐高压、工艺成本低等特性，也常用作高压ESD保护器件。然而，实践证明，LDMOS-SCR虽然具有较强的ESD电流泄放能力，但自身也存在很多缺陷，如：触发电压较高，维持电压过低等，达不到国际电工委员会规定的电子产品要求人体模型不低于2000V的静电防护标准(IEC6000-4-2)。与传统的LDMOS-SCR器件相比，本发明提出的一种PMOS触发LDMOS-SCR结构的高维持电压ESD保护器件，在ESD应力作用下，会形成类似SCR结构的PNPN电流泄放路径，一方面具有较大的ESD电流泄放能力，能够表现出较强的ESD鲁棒性，另一方面，本发明器件的内嵌PMOS结构可以在SCR结构开启前先行泄放ESD电流，辅助SCR结构的开启，从而减低了器件的触发电压。当SCR结构开启并泄放ESD电流的同时，内嵌PMOS结构同时参与ESD电流的泄放，部分空穴电流将通过内嵌PMOS结构直接泄放，从而削弱了SCR结构中寄生PNP的电流泄放能力，降低了SCR结构的正反馈效应，从而有效的提高的器件的维持电压，可降低LDMOS-SCR结构的ESD防护器件产生闩锁的风险。

发明内容

针对现有的高压ESD防护器件中普遍存在的维持电压过低、抗闩锁能力不足的问题，本发明实例设计了一种PMOS触发LDMOS-SCR结构的高维持电压ESD保护器件，既充分利用了LDMOS-SCR器件强电流泄放能力的特点，又利用了内嵌PMOS结构电压钳制能力强的特性。当器件在高压ESD脉冲作用下，内嵌PMOS一方面可以辅助触发LDMOS-SCR结构，另一方面又能参与PNPN结构的ESD电流泄放，可实现低触发电压、高维持电压、强鲁棒性的可适用于高压IC电路中的ESD保护。

本发明通过以下技术方案实现：

一种PMOS触发LDMOS-SCR结构的高维持电压ESD保护器件，其包括具有内嵌PMOS结构的ESD电流触发路径和LDMOS-SCR结构的ESD电流泄放路径，以增强器件的ESD鲁棒性，提高维持电压，其特征在于：主要由P衬底、N阱、P阱、第一P+注入区、第二P+注入区、第一N+注入区、第三P+注入区、第四P+注入区、第二N+注入区、第一场氧隔离区、第二场氧隔离区、第三场氧隔离区、第四场氧隔离区、第五场氧隔离区和第一多晶硅栅及其覆盖的第一薄栅氧化层、第二多晶硅栅及其覆盖的第二薄栅氧化层构成；