[发明专利]一种抗总剂量效应的SOIMOS器件及其制作方法

权利要求书

1.一种抗总剂量效应的SOI MOS器件，包括背衬底、位于所述背衬底上的绝缘埋层、位于所述绝缘埋层上的有源区以及包围所述有源区的浅沟槽隔离结构；其特征在于：

所述有源区包括栅区、位于所述栅区下的体区、分别位于所述体区横向两端的加固源区和第一导电类型漏区以及位于所述加固源区上部的第一硅化物；

所述加固源区包括重掺杂第一导电类型区、重掺杂第二导电类型区以及浅第一导电类型区，其中，所述重掺杂第二导电类型区包围所述重掺杂第一导电类型区的纵向两端及底部，且所述重掺杂第一导电类型区与重掺杂第二导电类型区均与所述第一硅化物相接触；所述浅第一导电类型区的横向两端分别与所述第一硅化物和所述体区上部相接触。

2.根据权利要求1所述的抗总剂量效应的SOI MOS器件，其特征在于：所述第一导电类型漏区上部形成有第二硅化物。

3.根据权利要求1所述的抗总剂量效应的SOI MOS器件，其特征在于：所述栅区上部形成有第三硅化物。

4.根据权利要求1、2或3所述的抗总剂量效应的SOI MOS器件，其特征在于：所述硅化物选自硅化钴及硅化钛中的任意一种。

5.根据权利要求1所述的抗总剂量效应的SOI MOS器件，其特征在于：所述第一导电类型为N型，所述第二导电类型为P型；或者所述第一导电类型为P型，所述第二导电类型为N型。

6.根据权利要求1所述的抗总剂量效应的SOI MOS器件，其特征在于：所述栅区包括形成于所述体区上的栅介质层以及位于所述栅介质层上的栅极。

7.根据权利要求6所述的抗总剂量效应的SOI MOS器件，其特征在于：所述栅区周围设有侧墙隔离结构。

8.一种抗总剂量效应的SOI MOS器件的制作方法，其特征在于，包括如下步骤：

S1：提供一自下而上依次包括背衬底、绝缘埋层及顶层硅的SOI衬底，在所述顶层硅中制作浅沟槽隔离结构，隔离出有源区；

S2：在所述有源区上制作栅区；

S3：分别定义所述栅区两侧的所述有源区为加固源区及第一导电类型漏区，对所述加固源区及第一导电类型漏区上部进行第一导电类型掺杂，形成浅第一导电类型区，然后在所述栅区周围形成覆盖部分所述浅第一导电类型区的侧墙隔离结构；

S4：对所述加固源区的纵向中间段下部进行第二导电类型重掺杂，形成第一重掺杂第二导电类型区；对所述加固源区位于所述第一重掺杂第二导电类型区上方的区域进行第一导电类型重掺杂，形成重掺杂第一导电类型区；对所述加固源区的纵向两端进行第二导电类型重掺杂，分别形成第二重掺杂第二导电类型区及第三重掺杂第二导电类型区；其中，第二重掺杂第二导电类型区、所述第一重掺杂第二导电类型区及第三重掺杂第二导电类型区依次相连，包围所述重掺杂第一导电类型区的的纵向两端及底部；

S5：在所述加固源区上形成金属层，并热处理使所述金属与其下的Si材料反应，生成第一硅化物，所述第一硅化物与所述重掺杂第二导电类型区及所述重掺杂第一导电类型区均相接触。

9.根据权利要求8所述的抗总剂量效应的SOI MOS器件的制作方法，其特征在于：于所述步骤S4中，对所述第一重掺杂第二导电类型区上方进行第一导电类型重掺杂时，同时对所述第一导电类型漏区未被所述侧墙隔离结构覆盖的区域进行第一导电类型重掺杂。

10.根据权利要求8所述的抗总剂量效应的SOI MOS器件的制作方法，其特征在于：于所述步骤S4中，采用一道在所述加固源区纵向中间段设有开口的掩膜版，经由该掩膜版垂直地进行重掺杂第二导电类型离子注入，得到所述第一重掺杂第二导电类型区。

11.根据权利要求10所述的抗总剂量效应的SOI MOS器件的制作方法，其特征在于：所述第二导电类型离子的注入浓度范围是1E15-9E15/cm²。

12.根据权利要求8所述的抗总剂量效应的SOI MOS器件的制作方法，其特征在于：于所述步骤S5中，所述热处理的温度范围是700-900℃，时间为50-70秒。

13.根据权利要求8所述的抗总剂量效应的SOI MOS器件的制作方法，其特征在于：于所述步骤S5中，分别在第一导电类型漏区上部及所述栅区上部形成第二硅化物及第三硅化物。